基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)

隨著人們對高空的興趣發(fā)展和研究需要，越來越多的科學實驗被科研人員搬到了空中進行，氣球探空和無人機實驗是比較典型的方法。這些科學實驗往往需要在一定的實驗條件到達時觸發(fā)某特定實驗現(xiàn)象，從而對發(fā)生時間非常短促且不具備可重復再現(xiàn)性的實驗目標數(shù)據(jù)進行高速采集。日前，筆者參與的項目中需要完成的任務是：通過無線通信實現(xiàn)對高空實驗設備進行控制，對整個實驗過程進行實時觀察分析(其中的實驗條件數(shù)據(jù)通過GPS接收機，紅外虛擬邏輯分析儀等設備實時采集)，待實驗到達觸發(fā)條件時，通過手動(或自動可選)的方法實施觸發(fā)，再對觸發(fā)后的實驗目標數(shù)據(jù)進行采集并傳回地面PC進行后續(xù)的分析處理。該項目采用ARM和FPGA分別作為主從處理器設計嵌入式采集系統(tǒng)，采用多通道A／D并行采樣實驗目標數(shù)據(jù)，系統(tǒng)通過基于串口的無線數(shù)傳模塊與地面實時通信。

1 系統(tǒng)硬件設計
系統(tǒng)的硬件結(jié)構(gòu)原理圖如圖1所示。

在該系統(tǒng)設計方案中，ARM采用Samsung公司基于ARM920T的S3C2410，其主要技術(shù)指標如：支持32 b ARM指令集和16 b Thumb指令集；支持32 b的高速AMBA總線接口；帶有MMU(內(nèi)存管理單元)，可以進行Linux操作系統(tǒng)的移植；MPU支持實時操作系統(tǒng)；采用五級流水線和哈佛結(jié)構(gòu)，獨立的16 KB指令Cache和16 KB數(shù)據(jù)Cache，具有更高的指令和數(shù)據(jù)處理能力；支持TFT的LCD控制器、NAND閃存控制器、3路UART、4路帶PWM的Timer、8路10位ADC、觸摸屏接口、I2C總線接口，以及2個USB主設備接口和1個USB從設備接口等豐富的外圍設備和接口。FPGA采用AItera公司StratixⅡ系列的EP2S15器件，EP2S15現(xiàn)場可編程門陣列系列速度快容量高，它采用1．2 V，90 nm全銅層SRAM工藝和創(chuàng)新的適應邏輯模塊(ALM)結(jié)構(gòu)，有最大化的性能，器件密度可達到15 600等效邏輯元(LE)，能提供419 Kb片內(nèi)TriMatrix存儲器，多達12個DSP區(qū)塊有48(18 b×18 b)乘法器，用來實現(xiàn)高性能濾波器和其他DSP功能，支持各種高速外接存儲器接口，支持各種標準的I／O，高速差分I／O，具有豐富的外部資源以及支持多種高性能標準。
在該系統(tǒng)中，ARM主要負責核心處理和控制，總線實現(xiàn)ARM與FPGA之間的通信，存儲器負責程序和數(shù)據(jù)的存儲，其中FLASH存儲程序和文件，SDRAM存儲系統(tǒng)運行時的程序和數(shù)據(jù)，ARM通過GPIO連接實驗中的相關(guān)繼電器、觸發(fā)設備、輸出電壓控制設備、以及特定設備采樣A／D并進行驅(qū)動，通過FPGA擴展RS 232串口分時控制和讀取GPS接收機、紅外虛擬邏輯分析儀等設備數(shù)據(jù)，通過總線連接FPGA并控制FPGA動作來啟動和完成數(shù)據(jù)采集，通過RS232通信接口負責與地面PC的交互。本系統(tǒng)充分發(fā)揮了ARM芯片的強大處理能力和FPGA的高速并行能力，成功實現(xiàn)實驗目的。
ARM和FPGA的總線接口如圖2所示。

S3C2410通過讀寫總線上的地址來進行指令和數(shù)據(jù)的傳輸以控制EP2S15的所有動作。FPGA主要實現(xiàn)通過控制A／D實現(xiàn)數(shù)據(jù)采集，并保存至SDRAM，對ARM的讀寫信號進行譯碼以將實驗目標數(shù)據(jù)讀回ARM并傳回地面。將EP2S15直接連在S3C2410的存儲器總線上，S3C2410可以通過存儲器指令訪問EP2S15，ARM與FPGA之間的連接除了數(shù)據(jù)、地址和讀寫控制外，還有中斷信號和DMA控制信號，使ARM可接受FPGA產(chǎn)生的中斷和實現(xiàn)DMA數(shù)據(jù)傳輸。另外為了擴展S3C2410的串口，將串口連接到FPGA實現(xiàn)對多個設備的分時控制。

2 系統(tǒng)軟件設計
系統(tǒng)的軟件結(jié)構(gòu)圖如圖3所示。

2．1 PC機控制程序
(1)通過自定義協(xié)議和無線數(shù)傳模塊，對下位機發(fā)出各種命令控制實驗的進行。
(2)對實時的實驗條件數(shù)據(jù)進行相關(guān)處理和顯示，以實現(xiàn)對實驗運行情況實時監(jiān)控。
(3)根據(jù)實驗者要求，定義實驗觸發(fā)條件和方式，并在條件到達時發(fā)出警報。
(4)對實驗目標數(shù)據(jù)進行采集和保存，待下一步實驗分析使用。
2．2 下位機系統(tǒng)程序
下位機程序包括FPGA模塊子程序和ARM主體控制程序。
FPGA模塊程序又包括對ARM讀寫指令的譯碼，對A／D的驅(qū)動來采集實驗目標數(shù)據(jù)，對SDRAM驅(qū)動以保存實驗數(shù)據(jù)，對中斷信號和DMA信號的支持，對串口的設備切換支持。
ARM主體程序包括操作系統(tǒng)和應用程序：為了最大程度利用系統(tǒng)硬件資源，并且保證實時性，在ARM上移植了Linux多任務實時操作系統(tǒng)，內(nèi)核版本為2．6，完美支持多線程以并行完成實驗中的多個控制任務，并且通過修改啟動參數(shù)以實現(xiàn)控制程序的自動運行；為了方便系統(tǒng)開發(fā)調(diào)試，該系統(tǒng)移植了基于LinuxUSB Gadget的USB從設備驅(qū)動，實現(xiàn)了把ARM連接的FLASH當成海量存儲設備進行讀寫，大大提高了開發(fā)過程中燒寫FLASH的速度，提高了開發(fā)效率，并對于地面進行試驗性實驗的大數(shù)據(jù)量高速讀寫提供了支持；設計并實現(xiàn)了用來支持FPGA，A／D設備、相關(guān)繼電器、觸發(fā)設備、輸出電壓控制設備的驅(qū)動；并實現(xiàn)了主體應用程序以完成各主要任務。
驅(qū)動模塊實現(xiàn)中，均采用字符設備方法，對于FPGA的驅(qū)動通過IOCTL方法以實現(xiàn)對多端口變長字節(jié)數(shù)的讀寫；對A／D設備則通過對連接的GPIO端口(時鐘信號和數(shù)據(jù)引腳)完全按照設備時序進行操作，考慮到實驗中特定電壓變化并不會驟變，為了數(shù)據(jù)準確采取多次讀取求均值的方法進行；對輸出電壓控制設備則對內(nèi)核實現(xiàn)的s3c2410_gpio_set函數(shù)進行參考，實現(xiàn)一次調(diào)用對多個GPIO端口進行設置，以保證輸出電壓的精確跳變和控制。
主體應用程序主要包括初始化模塊、通信模塊、充電控制模塊、實驗參數(shù)設備數(shù)據(jù)讀取模塊(GPS等)、實驗目標數(shù)據(jù)采集模塊。下面是幾個主要模塊的實現(xiàn)過程。
(1)通信模塊
由于采用基于串口的無線數(shù)傳與PC機進行通信，項目中采用自定義協(xié)議方式，定義了相關(guān)的命令字、數(shù)據(jù)字、參數(shù)字的數(shù)據(jù)格式以及糾錯算法和握手協(xié)議，對PC機發(fā)送的命令進行解析和響應，并啟動調(diào)用其他實驗控制模塊，最后將實驗所需的數(shù)據(jù)實時傳回地面。
(2)實驗參數(shù)設備數(shù)據(jù)讀取模塊
在初始化模塊中把各實驗參數(shù)設備配置為PUSH模式，以項目中采用的GPS接收機為例，可以配置成以5 Hz的速率定時發(fā)送符合NMEA協(xié)議的GPGGA等數(shù)據(jù)的模式，每隔一定時間切換串口至GPS接收機讀取數(shù)據(jù)，按照NMEA協(xié)議對試驗中所需的數(shù)據(jù)進行解析處理，并保存至指定緩沖區(qū)以讓通信模塊實時發(fā)送回地面，其他設備類似操作。
(3)實驗目標數(shù)據(jù)采集模塊
在接收到觸發(fā)命令后，啟動FPGA進行采樣，通過輪詢或中斷方式判斷FPGA已經(jīng)采集完畢后，將實驗目標數(shù)據(jù)讀至指定緩沖區(qū)，進行相關(guān)處理后傳回地面，為了保證數(shù)據(jù)準確，可采用重復發(fā)方法或較好的糾錯方法。
初始化模塊主要完成上電后對各實驗設備進行初始化，讀取PC發(fā)送的參數(shù)進行設置，其他實驗控制模塊按照實驗規(guī)程完成。

3 結(jié) 語
介紹一種采用ARM與FPGA相結(jié)合的設計，實現(xiàn)了適用于高空高速實驗數(shù)據(jù)采集的系統(tǒng)，采用S3C2410作為主控芯片，實時地將實驗數(shù)據(jù)傳輸?shù)降孛鍼C控制平臺，地面PC實時控制高空實驗過程并進行實驗目標數(shù)據(jù)采集?，F(xiàn)場可編程門陣列(FPGA)采用Altera公司StratixⅡ系列的EP2S15器件，在控制4塊A／D轉(zhuǎn)換芯片的同時，將數(shù)據(jù)存貯在SDRAM中，并與S3C2410通過總線傳輸數(shù)據(jù)。由于主從處理器都采用功能強大且資源豐富的芯片，為以后的系統(tǒng)升級預留了大量空間。開發(fā)過程中可得的豐富資料，減輕了研發(fā)任務，提高研發(fā)速度，在較短的時間內(nèi)得到性能優(yōu)秀的目標系統(tǒng)，目前該系統(tǒng)已投入實際應用，取得了理想的效果。該論文的創(chuàng)新之處在于以新穎的設計結(jié)構(gòu)同時實現(xiàn)了復雜實驗過程的控制和高速的數(shù)據(jù)采集，對S3C2410這款處理器強大的處理能力和豐富的I／O資源充分利用，同時以EP2S15的高速并行處理能力彌補了ARM的不足之處。該系統(tǒng)中的整體設計結(jié)構(gòu)和流程都可以為嵌入式數(shù)控行業(yè)提供很好的借鑒作用。