基于FPGA的室內(nèi)智能吸塵平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

摘 要： 采用FPGA、多種傳感器和其他硬件協(xié)同工作的方法；在硬件的選型、仿真和組裝，軟件的設(shè)計(jì)、編程與調(diào)試等方面做了大量的實(shí)驗(yàn)。通過(guò)實(shí)驗(yàn)找到了軟硬件中存在的問(wèn)題并進(jìn)行了改善。得到了一個(gè)具有遙控和自主吸塵功能、結(jié)構(gòu)簡(jiǎn)單、成本低、能夠智能躲避障礙物的基于FPGA的室內(nèi)智能吸塵平臺(tái)。
關(guān)鍵詞： FPGA；室內(nèi)智能吸塵平臺(tái)；Quartus II；Nios II

智能環(huán)境清潔器由于可代替人進(jìn)行環(huán)境清潔工作，已日漸成為人們研究的焦點(diǎn)。雖然它們實(shí)現(xiàn)了智能，但大多結(jié)構(gòu)復(fù)雜、集成度高，不利于開(kāi)發(fā)者拓展其功能。在研究并總結(jié)市場(chǎng)上相對(duì)成熟產(chǎn)品的基礎(chǔ)上，本文基于可編程性強(qiáng)的FPGA設(shè)計(jì)并實(shí)現(xiàn)了應(yīng)用于室內(nèi)的智能吸塵平臺(tái)。平臺(tái)具備自我導(dǎo)航、能清潔大部分空間，同時(shí)外形緊湊、運(yùn)行穩(wěn)定、噪音小。更重要的是其結(jié)構(gòu)簡(jiǎn)單，具有人性化接口，便于操作和功能的進(jìn)一步開(kāi)發(fā)。
1 平臺(tái)總構(gòu)成
本文提出的平臺(tái)整體框架設(shè)計(jì)如圖1所示，用裝有四個(gè)輪子的小車(chē)作為整個(gè)平臺(tái)的載體。以FPGA控制器作為整個(gè)平臺(tái)的主控器，通過(guò)I/O與光電傳感器jk1、jk2、jk3、jk4及碰撞開(kāi)關(guān)jk5相連，實(shí)現(xiàn)平臺(tái)障礙的檢測(cè)；通過(guò)I/O輸出PWM波形，驅(qū)動(dòng)揚(yáng)聲器和高低電平的變化以驅(qū)動(dòng)LED的亮滅，組成聲光電路；通過(guò)控制電機(jī)驅(qū)動(dòng)器的信號(hào)控制線來(lái)驅(qū)動(dòng)步進(jìn)電機(jī)dj1、dj2和直流吸塵電機(jī)dj3，實(shí)現(xiàn)平臺(tái)的移動(dòng)和吸塵。

2 硬件主體設(shè)計(jì)
系統(tǒng)主要由FPGA主控芯片、光電傳感器、碰撞開(kāi)關(guān)、由2個(gè)STC89C52單片機(jī)控制的無(wú)線遙控發(fā)射模塊、兩種模式選擇芯片、聲光電路、驅(qū)動(dòng)電機(jī)、吸塵器電機(jī)和整個(gè)系統(tǒng)的供電電路組成，如圖2所示。

2.1 FPGA芯片的選擇
根據(jù)平臺(tái)的總體設(shè)計(jì)，可以得出對(duì)芯片的基本要求：(1)需要最少6路PWM波形輸出。(2)需要一路串行通信接口。(3)需要較高的12 V轉(zhuǎn)化為3.3 V的實(shí)時(shí)芯片。(4)較高的處理速度。(5)I/O接口要多。
綜合考慮這些條件，采用Altera公司生產(chǎn)的CycloneII系列FPGA中的EP2C35F672C6型號(hào)基本可滿(mǎn)足要求。它具有出色的運(yùn)算速度，成本低且?guī)в蠨SP模塊，具有超大的內(nèi)部存儲(chǔ)器、多通道PWM輸出以及靈活的設(shè)計(jì)和多種語(yǔ)言的綜合運(yùn)用，性?xún)r(jià)比較高[1，2]。
2.2 配置電路設(shè)計(jì)要點(diǎn)[3-6]