用TMS320C54X實現Vertibi譯碼器

來源：單片機及嵌入式系統(tǒng)應用; 作者：江漢石油學院 吳莉莉 劉益成
摘要：主要介紹卷積編碼器Vertibi譯碼器的基本原理。對用TMS320C54X DSP來實現Vertibi譯碼器中的兩個主要環(huán)節(jié)——度量值更新和回溯，作了詳細說明，并給出具體的實現程序。
關鍵詞：Vertibi譯碼 TMS320C54X DSP 度量值 回溯 卷積編碼
引言隨著差錯控制編碼理論的完善和數字電路技術的發(fā)展，信道編碼已經成功地應用于各種通信系統(tǒng)中。其基本做法是：在發(fā)送端將被傳輸的信息序更上附加一些監(jiān)督碼元，這些多余的碼元與信息序列之間以某種確定的規(guī)則相互約束；接收端按照既定的規(guī)則檢驗信息碼元與監(jiān)督碼元之間的關系，一旦傳輸過程中發(fā)生錯誤，則信息碼元與監(jiān)督碼元之間的關系將受到破壞，從而發(fā)現錯誤，甚至糾正錯誤。按照信息碼元和監(jiān)督碼元之間的約速方式，可以分為組碼和卷積碼。在GSM和IS-95中主要采用了卷積碼，在每三代移動通信中，話音信號也主要采了卷積編碼。卷積碼的譯碼方法有許多種，其中最重要的就是Vertibi算法。為此，本文討論用DSP實現Vertibi譯碼器的方法。

1 卷積編碼器簡介
卷積碼是一種對付突發(fā)錯誤的有效編碼方法，通常記作（n,k,N）。它將k個信息編碼為n個比特，編碼效率為Rc=k/n。N為約束長度。與分組碼不同，卷積碼中編碼后的n個碼元不但與當前段的k個信息有關，而且與前面N-1段的信息有關，編碼過程中相互關聯的碼元為Nn個。其糾錯能力隨著N的增加而增大，而差錯率隨著N的增加而指數下降。卷積編碼器的結構如圖1所示。
由圖1可知，卷積編碼器包括兩部分：一個由N段組成的輸入移位寄存器，每段有k段，共有N·k位移位寄存器；n個模2和相加，其輸入分別對應于n個基于生成多項式的線性代數方程組。每輸入k個比特，編碼器輸出n個比特。在編碼器復雜度相同的情況下，卷積碼的性能優(yōu)于分組碼。

2 Vertibi譯碼的基本原理卷積碼的譯碼方法主要包括Vertibi算法、Fano算法和堆棧算法等等，其中最重要的和最常用的就是Vertibi算法。Vertibi算法是一種關于解卷積的最大似然譯碼法。它不是在網格上依次比較所有的可能路徑，而是接收一段，計算一段，保留最有可能的路徑，從而達到整個碼序列是一個最大似然序列。

Vertibi算法可以算法描述如下：把在時刻i、狀態(tài)Sj所對應的網格圖節(jié)點記作（Sj，i），給每個網格圖節(jié)點賦值V（Sj，i）。節(jié)點值按照如下步驟計算：
①設V(S0,0)=0，i=1。
②在時刻i,對于進入每個節(jié)點的所有路徑計算其不完全路徑的長度。
③令V(Sj，i)為在i時刻，到達與狀態(tài)Sj相對應的節(jié)點（Sj,i）的最小不完全路徑長度，通過在前一節(jié)點隨機選擇一條路徑就可產生新的結果，非存留支路將從網格圖中刪除。以這種方式，可以從（S0,0）處產生一組最小路徑。
④用L表示輸入編碼段的數目。其中，每段為k比特，m為編碼器中最大寄存器的長度。如果i<L+m，則令i=i+1，返回第②步。
一旦計算出所有節(jié)點值，則從i=L+m時刻，狀態(tài)S0開始，沿網格圖中的幸存路徑反向追尋即可。這樣被定義支路與解碼輸出將是一一對應的。關于不完全路徑長度，硬判斷決解碼采用漢明距離，軟判決解碼采用的是歐幾里德距離。軟判決的特性比硬判決要好2～3dB。
（n,k,N）卷積編碼器共有2 kn個狀態(tài)，因此Vertibi譯碼器必須具有同樣的2 kn個狀態(tài)，并且在譯碼過程中要存儲各狀態(tài)的幸存路徑和長度。Vertibi譯碼器的復雜程度隨2 kn指數增加。一般要求n<10。

3 Vertibi譯碼器的DSP實現譯碼過程就是根據接收到的數據符號，按最大似然譯碼準則找出編碼器在網絡圖上所走過的路徑。Vertibi譯碼的處理過程如圖2所示。
3.1 度量值更新
度量值的更新包括以下4個步驟