當(dāng)前位置:首頁(yè) > 嵌入式 > 嵌入式硬件
[導(dǎo)讀]我是MCU的長(zhǎng)期用戶和狂熱者,特別是對(duì)多功能低成本MCU上有著濃厚的興趣,這種MCU模塊能夠通過(guò)單芯片實(shí)現(xiàn)優(yōu)秀的通信能力。我做過(guò)很多有意思的小玩意,包括:MP3播放器、鬧鐘、無(wú)線地面濕度控制系統(tǒng)、寵物活動(dòng)監(jiān)視器、低功耗藍(lán)牙姿態(tài)控制等。在這些小項(xiàng)目中,MCU實(shí)現(xiàn)信息的收集和傳輸,用起來(lái)十分方便。

我是MCU的長(zhǎng)期用戶和狂熱者,特別是對(duì)多功能低成本MCU上有著濃厚的興趣,這種MCU模塊能夠通過(guò)單芯片實(shí)現(xiàn)優(yōu)秀的通信能力。我做過(guò)很多有意思的小玩意,包括:MP3播放器、鬧鐘、無(wú)線地面濕度控制系統(tǒng)、寵物活動(dòng)監(jiān)視器、低功耗藍(lán)牙姿態(tài)控制等。在這些小項(xiàng)目中,MCU實(shí)現(xiàn)信息的收集和傳輸,用起來(lái)十分方便。

最近,我接手一個(gè)項(xiàng)目,這個(gè)項(xiàng)目不僅要求我使用FPGA,而且還要求我使用功能更強(qiáng)大的ARM。這都是我從未接觸過(guò)的領(lǐng)域。在這個(gè)系列博客中,我將介紹我是如何將自己現(xiàn)有的MCU知識(shí)和經(jīng)驗(yàn)運(yùn)用到FPGA中的。本文是系列博客的在第一篇,我將從FPGA的優(yōu)點(diǎn)和缺點(diǎn)入手,并介紹Terasic DE10 Nano開(kāi)發(fā)套件,以及IP核在FPGA設(shè)計(jì)中的作用。

關(guān)于FPGA

如果你開(kāi)發(fā)的項(xiàng)目一直與MCU有關(guān),你一定會(huì)發(fā)現(xiàn)MCU的學(xué)習(xí)曲線并不陡峭,所用的開(kāi)發(fā)工具都可以輕易獲得,開(kāi)發(fā)和調(diào)試的過(guò)程簡(jiǎn)單,設(shè)計(jì)很容易上手。不過(guò),你也會(huì)發(fā)現(xiàn),MCU在處理復(fù)雜事務(wù)、運(yùn)行速度和接口的多樣性上是很有限的。我個(gè)人所經(jīng)歷的項(xiàng)目,由于功能既不復(fù)雜,也沒(méi)有重要的處理需求,因此,一直以來(lái)MCU是很理想的選擇。

FPGA是包含可編程邏輯元件(LE)的集成電路,其可編程單元已經(jīng)內(nèi)置在芯片中,功能十分靈活。

例如,他們可以通過(guò)編程作為加速器或RAM來(lái)提高系統(tǒng)性能,可以通過(guò)編程實(shí)現(xiàn)新的標(biāo)準(zhǔn)或算法,也可以根據(jù)需求添加各種通信接口,所有的這些都有助于降低系統(tǒng)成本并延長(zhǎng)產(chǎn)品生命周期。但這種設(shè)計(jì)的缺點(diǎn)是學(xué)習(xí)曲線非常陡峭,對(duì)于MCU開(kāi)發(fā)人員來(lái)說(shuō),在剛剛學(xué)習(xí)FPGA的時(shí)候,因IO端口和編碼方式的變化,學(xué)習(xí)起來(lái)還是很困難的。對(duì)于MCU來(lái)說(shuō),在同一時(shí)刻,只能實(shí)現(xiàn)一個(gè)或一組IO的翻轉(zhuǎn),并且所有的IO只有一個(gè)電壓標(biāo)準(zhǔn)。而FPGA的IO是并行處理的,并且不同bank的IO可以遵循不同電壓標(biāo)準(zhǔn)。

幸運(yùn)的是,我發(fā)現(xiàn)了Intel Cyclone V SoC DE10 Nano開(kāi)發(fā)套件。英特爾Cyclone V SoC將FPGA與雙核ARM Cortex A9結(jié)合,允許使用多種方式配置FPGA,開(kāi)發(fā)套件包含顯示和通信端口、按鈕和開(kāi)關(guān)、引腳映射和快速配置工具、JTAG調(diào)試器以及來(lái)自Terasic和Intel的文檔說(shuō)明和指南。

規(guī)劃FPGA開(kāi)發(fā)

在規(guī)劃MCU開(kāi)發(fā)的時(shí)候,我們首先確定需要哪些接口,如SPI,I2C,Wi-Fi等,然后根據(jù)MCU的電壓,引腳數(shù)量,提供的通信接口,支持的庫(kù)和價(jià)格作出MCU的選型。在使用FPGA的時(shí)候,所有的通信接口都是依靠編程來(lái)實(shí)現(xiàn)的,因此無(wú)需考慮通信接口的限制。其限制因素是邏輯單元的數(shù)量,因?yàn)樗枰亩丝?,軟核或存?chǔ)器單元都是基于這些邏輯單元?jiǎng)?chuàng)建的。因此,需要做權(quán)衡的是,邏輯單元數(shù)目越大,F(xiàn)PGA的能力越強(qiáng),其成本也越高。雖然FPGA通常具有較高的初始成本,但由于它們可以實(shí)現(xiàn)多個(gè)芯片組件的功能,并且還能夠節(jié)省大量板上空間,所以綜合來(lái)看其成本并不高。

我發(fā)現(xiàn)自己正處在一個(gè)關(guān)鍵時(shí)刻:我要如何確定我的設(shè)計(jì)需要多少邏輯單元?

答案是,這取決于對(duì)IP核的需求,IP核由協(xié)議、功能、代碼以及外部模塊執(zhí)行的特定任務(wù)組成。幾乎所有的FPGA都是由邏輯單元LE,寄存器和I / O bank組成。具體來(lái)說(shuō):

邏輯單元LE是可編程的,是FPGA內(nèi)部的門陣列,每一個(gè)邏輯單元都具有一定數(shù)量的查找表,觸發(fā)器和多路復(fù)用器。

寄存器是一組觸發(fā)器,能夠保存數(shù)據(jù)并實(shí)現(xiàn)諸如定時(shí)器等功能。

I / O bank是一組連接外部電路的輸入/輸出引腳。每個(gè)bank都有一個(gè)獨(dú)立的電壓標(biāo)準(zhǔn),并且有電流大小的限制。

最初我并沒(méi)有意識(shí)到IP核的重要性,因?yàn)槲疫€沒(méi)有領(lǐng)會(huì)到這樣一個(gè)事實(shí):IP核實(shí)現(xiàn)了一種能夠代替物理設(shè)備的能力,這些設(shè)備包括MCU、通信控制器或者其他一些我會(huì)使用另一個(gè)芯片實(shí)現(xiàn)的東西。

如圖1所示,Cyclone V 包含F(xiàn)PGA層和HPS層,在DE10 Nano上FPGA層主要用作低延遲的I/O擴(kuò)展。所有這一切體現(xiàn)了FPGA的另一個(gè)設(shè)計(jì)特點(diǎn):它可以在單個(gè)芯片上實(shí)現(xiàn)多個(gè)PCB板上芯片的功能,從而,使得后續(xù)的設(shè)計(jì)更加靈活。

圖1:Terasic DE10 Nano Cyclone V FPGA和硬件處理器系統(tǒng)(HPS)的接口布局。

大部分低級(jí)I / O端口通過(guò)FPGA進(jìn)行控制和連接,這就降低了CPU等待低級(jí)別I/O端口的時(shí)間,同時(shí)也允許數(shù)據(jù)在傳遞到HPS之前進(jìn)行相應(yīng)的處理或調(diào)整。

這是一種多么完美的設(shè)計(jì),Cyclone V FPGA的接口可擴(kuò)展,而且能夠?qū)崿F(xiàn)加速器的功能,這種設(shè)計(jì)架構(gòu)提高了HPS層的處理能力。在這種情況下,正如圖2所示,HDMI接口是非HPS本地接口,因此用作HDMI的MCU資源并不多。

圖2:FPGA和HPS的接口布局

HDMI的輸出在FPGA上運(yùn)行,這降低CPU負(fù)載并添加了非本地接口;

存在一個(gè)OpenCV加速示例,這是為了體現(xiàn)兩種類型處理器結(jié)合的優(yōu)勢(shì);

Terasic已經(jīng)實(shí)現(xiàn)了基本的通信功能范例,并且有一個(gè)預(yù)定義的引腳映射列表,該列表定義了電壓和電流限制。

總的來(lái)說(shuō),我很喜歡FPGA,并且對(duì)它的擴(kuò)展和加速功能十分感興趣。不過(guò),我也想知道他們到底有哪些局限性。他們能運(yùn)行到高的頻率?他們可以支持哪些協(xié)議?他們會(huì)消耗多少LE?總的來(lái)說(shuō),IDE比我用過(guò)的其他軟件更簡(jiǎn)單,并且包含了令人驚嘆的文檔。硬件似乎非常強(qiáng)大,現(xiàn)在我正在設(shè)計(jì)一個(gè)項(xiàng)目,這個(gè)項(xiàng)目能夠測(cè)試板上的硬件限制。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉