0.18 μm CMOS帶隙基準(zhǔn)電壓源的設(shè)計

摘 要： 基準(zhǔn)電壓源可廣泛應(yīng)用于A/D、D/A轉(zhuǎn)換器、隨機(jī)動態(tài)存儲器、閃存以及系統(tǒng)集成芯片中。使用0.18 μm CMOS工藝設(shè)計了具有高穩(wěn)定度、低溫漂、低輸出電壓為0.6 V的CMOS基準(zhǔn)電壓源。
關(guān)鍵詞： 帶隙基準(zhǔn)；0.18 μm CMOS；溫度系數(shù)

本文提出了一種基于0.18 μm標(biāo)準(zhǔn)CMOS工藝的高性能帶隙基準(zhǔn)電壓源的設(shè)計方法，輸出基準(zhǔn)電壓0.6 V，輸入電壓范圍為1.5 V～3 V，溫度系數(shù)僅為5 ppm/℃，功耗為80 ?滋W.
1 帶隙基準(zhǔn)技術(shù)基本原理
基準(zhǔn)電壓源已成為大規(guī)模、超大規(guī)模集成電路和幾乎所有數(shù)字模擬系統(tǒng)中不可缺少的基本電路模塊。基準(zhǔn)電壓源可廣泛應(yīng)用于高精度比較器、A/D和D/A轉(zhuǎn)換器、隨機(jī)動態(tài)存儲器、閃存以及系統(tǒng)集成芯片中。帶隙基準(zhǔn)電壓源受電源電壓變化的影響很小，它具備了高穩(wěn)定度、低溫漂、低噪聲的主要優(yōu)點。

其中，VT具有正溫度系數(shù)，VBE1具有負(fù)溫度系數(shù)，則輸出VRef的溫度系數(shù)可以調(diào)整到接近零。
2 帶隙基準(zhǔn)源設(shè)計電路
為了得到較低的輸出電壓，在兩個晶體管支路上分別并聯(lián)一個電阻，根據(jù)此原理，設(shè)計電路圖[3]如圖2所示。

三個PMOS管為同樣寬長的MOS管，均處于飽和工作狀態(tài)，根據(jù)鏡像原理有：

由式(7)可以看出，調(diào)節(jié)R2/R1與R2/R0的值，就可以得到零溫度系數(shù)的電壓輸出值。雖然電阻本身也具有溫度系數(shù)，但在此電路中，輸出電壓只與電阻之間的比值有關(guān)，所以電阻的溫度系數(shù)對輸出的影響很小。
3 運算放大器的設(shè)計
以上推理僅適用于運算放大器工作在理想狀態(tài)的情況，圖2電路的最主要部分就是運算放大器，運算效果的優(yōu)劣決定著此基準(zhǔn)電壓源的效果。根據(jù)電路的需求，設(shè)計的運放有較高的放大倍數(shù)、較低的功耗、較低的噪聲，所以選用普通的兩級運放即可，電路圖如圖3所示。

圖3中PM0和PM1作為鏡像電流源，將偏置電流4 μA鏡像給放大器使用，PM3與PM4作為運放的輸入端，比使用NMOS差分對得到更大的輸入范圍，兩級的級聯(lián)運放需要加入相位補(bǔ)償電路（圖3電路中串聯(lián)的電阻R和電容C支路[4]），仿真后的幅頻響應(yīng)如圖4所示。

從圖4可以看到運算放大器的幅頻響應(yīng)，相位裕度為46°，低頻段增益達(dá)105 db。
4 整體電路
為了使電路能夠正常的工作，加入啟動電路，整體電路如圖5所示。

5 仿真結(jié)果
依照圖5，在Cadence中使用SMIC 0.18 μm工藝庫搭建電路，進(jìn)行仿真。電路的啟動時間及輸出電壓如圖6所示。
可以看到，輸出的基準(zhǔn)電壓穩(wěn)定后在600.19 mV，啟動時，有微小的變化，并且在極短的時間內(nèi)穩(wěn)定下來。
仿真基準(zhǔn)電壓源的溫度系數(shù)和在電源電壓變化時的穩(wěn)定性如圖7所示。

在圖7中，可以看到溫度從0 ℃～100 ℃變化時，基準(zhǔn)電壓從600.19 mV增大至600.44 mV，后逐漸變小至600.14 mV，溫度系數(shù)為5 ppm/℃。
仿真圖5中電源電壓變化對輸出基準(zhǔn)電壓的影響，得到結(jié)果如圖8所示。
從圖8中可以看到，電源電壓從0 V增大到5 V，在電源電壓為1.1 V時，輸出的基準(zhǔn)電壓已經(jīng)達(dá)到600 mV，而在當(dāng)電源電壓繼續(xù)增大時，輸出的基準(zhǔn)電壓基本保持不變。
本文使用SMIC0.18μm工藝設(shè)計實現(xiàn)了一個0.6 V的帶隙基準(zhǔn)電壓源，并且功耗較小，適用于各種便攜式電路設(shè)計中基準(zhǔn)源的需要，仿真結(jié)果證明了該電路良好的性能。
參考文獻(xiàn)
[1] ROBERT P.The design of Band-Gap reference circuits：Trials and Tribulations[C].IEEE 1990 Bipolar Circuits and Technology Meeting，1990：214-218.
[2] ROBERT P.The design of Band-Gap reference circuits：Trials and Tribulations[C].IEEE 1990 Bipolar Circuits and Technology Meeting，1990：214-218.
[3] RAZAVI B.Design of CMOS integrated circuits：317-32.西安交通大學(xué)大學(xué)出版社.2002，12.
[4] JACOB R，HARRY B，ADVID W I，et al.CMOS circuit design，Layout，and Simulation：485-489.機(jī)械工業(yè)出版社.2006，1