當前位置:首頁 > 嵌入式 > 嵌入式教程
[導讀]基于DSP和SOPC數(shù)字信號發(fā)生器的設計

摘 要:為了比較DSPSOPC技術在電子設計領域的應用,采用泰勒展開法和DDFS技術,分別給出設計方案的硬件電路結構和軟件流程圖,并通過集成開發(fā)環(huán)境CCS和DE2開發(fā)板實現(xiàn)正弦信號發(fā)生器。結果表明,采用SOPC技術設計的正弦信號發(fā)生器與使用DSP芯片實現(xiàn)相比,其高速的運算能力以及內部操作的靈活性,使得產生的波形具有控制方便,輸出相位連續(xù),精度高,穩(wěn)定性好等優(yōu)點,具有很高的應用價值。
關鍵詞:可編程片上系統(tǒng);DSP;集成開發(fā)環(huán)境CCS;信號發(fā)生器


O 引 言
    數(shù)字信號發(fā)生器是在電子電路設計、自動控制系統(tǒng)和儀表測量校正調試中應用很多的一種信號發(fā)生裝置和信號源。而正弦信號是一種頻率成分最為單一的常見信號源,任何復雜信號(例如聲音信號)都可以通過傅里葉變換分解為許多頻率不同、幅度不等的正弦信號的疊加,廣泛地應用在電子技術試驗、自動控制系統(tǒng)和通信、儀器儀表、控制等領域的信號處理系統(tǒng)中及其他機械、電聲、水聲及生物等科研領域。
    目前,常用的信號發(fā)生器絕大部分由模擬電路或數(shù)字電路構成,體積和功耗都很大,價格也比較貴。隨著微電子技術和計算機技術的發(fā)展,以DSP微處理器及DSP軟硬件開發(fā)系統(tǒng)(例如集成開發(fā)環(huán)境CCS)及配套產品為內容已形成了龐大并極具前途的高新技術產業(yè),而可編程邏輯器件、SOPC等新技術的應用迅速滲透到電子、信息、通信等領域。這里分別借助DSP芯片運算速度高,功耗低,實時分析的優(yōu)勢以及SOPC技術靈活的可配置性、較高的可靠性、硬件升級容易等優(yōu)點設計了正弦信號發(fā)生器,并對各自設計過程及優(yōu)缺點進行了對比。


1 基于DSP設計正弦信號發(fā)生器
1.1 正弦波產生原理
    一般情況,產生正弦波的方法有兩種:查表法和泰勒級數(shù)展開法。查表法是使用比較普遍的方法,優(yōu)點是處理速度快,調頻調相容易,精度高,但需要的存儲器容量很大。泰勒級數(shù)展開法需要的存儲單元少,具有穩(wěn)定性好,算法簡單,易于編程等優(yōu)點,而且展開的級數(shù)越多,失真度就越小。本文采用了泰勒級數(shù)展開法。一個角度為θ的正弦和余弦函數(shù),可以展開成泰勒級數(shù),取其前5項進行近似得:

   

   
式中:x為θ的弧度值,x=2πf/fs(fs是采樣頻率;f是所要發(fā)生的信號頻率)。[!--empirenews.page--]
1.2 硬件設計
    系統(tǒng)硬件主要由微機、DSP芯片、數(shù)/模轉換模塊組成。其中,DSP芯片采用的是TI公司性價比良好的TMS320VC5402。它有一組程序總線和三組數(shù)據(jù)總線、高度并行性的算術邏輯單元ALU、專用硬件邏輯片內存儲器、增強型HPI口和高達100 MHz的CPU頻率。它可以在一個周期里完成兩個讀和一個寫操作,并且具有專門的硬件乘法器,廣泛采用流水線操作,提供特殊的DSP指令,可以用來快速地實現(xiàn)各種數(shù)字信號處理算法。D/A采用了一種雙極型8位、低功耗數(shù)/模轉換器DAC08,實現(xiàn)了高速同步數(shù)/模轉換。硬件結構框圖如圖1所示。

1.3 軟件設計
    軟件設計是基于CCS開發(fā)環(huán)境的。CCS是TI公司推出的為開發(fā)TMS320系列DSP軟件的集成開發(fā)環(huán)境,是目前使用最為廣泛的DSP開發(fā)軟件之一。它提供了環(huán)境配置、源文件編譯、編譯連接、程序調試、跟蹤分析等環(huán)節(jié),并把軟、硬件開發(fā)工具集成在一起,使程序的編寫、匯編、程序的軟硬件仿真和調試等開發(fā)工作在統(tǒng)一的環(huán)境中進行,從而加速軟件開發(fā)進程。本文采用了與硬件開發(fā)板相結合的在線編程模式,通過CCS軟件平臺上應用C語言及C54X匯編語言來實現(xiàn)正弦信號發(fā)生裝置。
    軟件設計的思想是:正弦波的波形可以看作由無數(shù)點組成,這些點與x軸的每一個角度值相對應,可以利用DSP處理器處理大量重復計算的優(yōu)勢來計算x軸每一點對應的y的值(在x軸取N個點進行逼近)。整個系統(tǒng)軟件由主程序和基于泰勒展開法的SIN子程序組成,相應的軟件流程圖如圖2和圖3所示。

    程序中,N值為產生正弦信號一個周期的點數(shù),產生的正弦信號頻率與N數(shù)值大小及D/A轉換頻率fDA有關,產生正弦波信號頻率f的計算公式為:
    f=fDA/N
    因此,選擇每個正弦周期中的樣點數(shù),改變每個采樣點之間的延遲,即通過調節(jié)N值產生不同頻率的波形,同時也可以利用軟件改變輸出的離散波形值乘以相應的縮放因子A,從而調節(jié)波形的幅度。將程序裝載到DSP目標芯片中,波形實現(xiàn)結果可以在CCS圖形顯示界面直觀地表示出來(見圖4)或者用示波器觀察輸出結果如圖5所示。[!--empirenews.page--]

    輸出結果顯示,在CCS圖形觀察窗口得到了頻率穩(wěn)定,信號干擾小,波形失真度較小的正弦信號;利用示波器也可觀察到波形較好,穩(wěn)定的正弦信號。


2 基于SOPC技術設計正弦信號發(fā)生器
    盡管DSP處理器(如TI的TMS320系列)在過去很長一段時間幾乎是DSP應用系統(tǒng)核心器件的惟一選擇。但由于其自身的局限性,例如不靈活的硬件結構,使得其很難滿足當今迅速發(fā)展的DSP應用市場?,F(xiàn)代大容量、高速度、內嵌有各種DSP模塊的FPGA和相應的SOPC技術出現(xiàn),使得數(shù)字信號處理的實現(xiàn)更加容易。
2.1 DDFS原理
    直接數(shù)字頻率合成(DDFS)電路由系統(tǒng)時鐘、相位累加器、頻率累加器、波形查找表、D/A轉換器和信號調理電路構成。DDFS的工作原理是在每個時鐘周期,用頻率累加器以輸入頻率字FW為步進進行自增累加,累加結果的高位送相位累加器,并與輸入的相位字PW進行累加,相位累加的輸出作為波形查找表的地址,從查找表中讀出相應的數(shù)據(jù)送給D/A轉換器,最后經(jīng)過低通濾波器、后級放大等信號調理電路,以形成模擬量波形輸出。圖6給出系統(tǒng)結構框圖。


    DDFS的頻率輸出公式:

   
式中:N為相位累加器的位寬;M為頻率字位寬;Fclk為系統(tǒng)時鐘信號。
    DDFS通過數(shù)控振蕩器產生頻率、相位可控的正弦波。其優(yōu)點體現(xiàn)在無需相位反饋控制,頻率建立及頻率切換較快,可編程且全數(shù)字化,控制靈活方便,輸出相位連續(xù)。如果在相位累加器的位數(shù)N足夠大時,理論上可以獲得很高的分辨精度,應用DDFS還可以產生其他多種調制信號,因此具有極高的性價比。
2.2 硬件模塊設計與仿真
    利用DSP BuiIder進行DSP模塊設計是SOPC技術的一個組成部分。關鍵設計過程在Matlab的圖形仿真環(huán)境Simulink中進行,用圖形方式調用DSP Builder和其他Simulink庫中,圖形模塊,構成系統(tǒng)級設計模塊,如圖7所示。[!--empirenews.page--]

    模塊化設計的主要優(yōu)點在于只要改變模塊中的狀態(tài)字就可以輕松地控制正弦波的頻率和相位,不用到程序里修改了,也不需要理解復雜難于掌握的硬件描述語言,真正做到模塊化并充分節(jié)省設計時間和設計周期。
    電路模型設計完成后,可以利用Simulink環(huán)境的強大的圖形化仿真驗證功能,直接進行算法級模型仿真驗證,結果如圖8所示。由于在Matlab的Simulink中,模型仿真屬于系統(tǒng)驗證性質的仿真,并不是RTL級仿真,與目標器件和硬件系統(tǒng)沒有關系。因此采用Modelsim對設計電路進行功能仿真。Modelsim是Mentor公司杰出的HDL仿真工具,以其強大的數(shù)字和模擬仿真功能而廣泛應用,且仿真結果直觀、易懂,如圖9所示。
    由圖8和圖9輸出波形結果可以看出,采用SOPC方案設計的正弦信號發(fā)生器產生的正弦波波形清晰、穩(wěn)定、相位變化比較連續(xù),且輸出相位噪聲低。
2.3 系統(tǒng)硬件驗證
    通過SignaICompiler把設計模型文件轉成相應的硬件描述語言VHDL設計文件。在QuartusⅡ集成環(huán)境中,對.vhd文件進行編譯、時序仿真,對設計文件進行仿真驗證,確定DE2開發(fā)板中PIO所對應的輸入/輸出即引腳鎖定;對器件編程并最終下載到目標芯片DE2EP2C35F672C6上,以實現(xiàn)硬件測試;調用Signal-TapⅡ觀察硬件測試結果,經(jīng)D/A轉換由示波器觀察波形輸出,其結果與系統(tǒng)仿真結果相同,從而驗證了系統(tǒng)設計的合理性。


3 結 語
    從工程應用的角度,提出了基于DSP及SOPC的結構化、模塊化設計方法,該方法可以推廣到其他電子設計領域,使系統(tǒng)電路設計更加簡便直觀,且便于擴展,具有較高的實用性和可靠性。通過對比DSP和SOPC設計的優(yōu)缺點表明,與DSP設計相比,SOPC技術可以大大縮短系統(tǒng)的設計周期,節(jié)省設計費用,提高產品的性價比和競爭力,因此更具有良好的推廣和應用前景。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉