MAX146/MAX147的中文資料及應(yīng)用電路
摘要:介紹了MAXIM公司生產(chǎn)的MAX146/147的特點(diǎn)和工作方式,分析了其串口操作的具體步驟。給出了MAX146/147作為A/D轉(zhuǎn)換器與CPU的接口設(shè)計(jì)以及它們之間的同步串行操作方法,同時(shí)介紹了濾波電路在減小電源干擾中的應(yīng)用。
關(guān)鍵詞:A/D 串口 干擾 MAX146/147
1 MAX146/147簡(jiǎn)介
MAX146/MAX147是MAXIM公司生產(chǎn)的一種通用型A/D轉(zhuǎn)換器。它具有8個(gè)單端輸入通道或4個(gè)差動(dòng)輸入通道。采用單電源供電,其中MAX146的工作電壓為2.7~3.6V、MAX147的工作電壓為2.7~5.25V;MAX146還帶有2.5V內(nèi)置參考電壓。它們的功耗較低:在3V/133kps時(shí)其電源電流為1.2mA,而在掉電模式時(shí)僅為1μA。另外,還與SPI/QSPI/Microwire/TMS320兼容,并具有4線串行接口;可用軟件配置單/雙極輸入。
MAX146/147的管腳排列如圖1所示,它具有20腳DIP/SSOP兩種封裝形式。其中MAX147的20個(gè)管腳功能如下:
1~8腳(CH0~CH7):模擬信號(hào)輸入端;
9腳(COM):模擬信號(hào)輸入的參考地;
10腳(SHDN):三態(tài)輸入端;
11腳(VREF):參考緩沖輸出/ADC參考輸入;
12腳(REF ADJ):參考電壓輸入端;
13腳(AGND):模擬地;
14腳(DGND):數(shù)據(jù)地;
15腳(DOUT):串口數(shù)據(jù)輸出;
16腳(SSTRB):串口急速輸出;
17腳(DIN):串口數(shù)據(jù)輸入;
18腳(CS):低有效片選信號(hào);
19腳(SCLK):串行時(shí)鐘輸入;
20腳(VDD):5V電源輸入。
2 MAX146/147的工作方式
2.1 控制字節(jié)的定義
MAX146/147的控制字節(jié)由八位組成,分別為bit7~bit1,具體功能如表1所列。
表1 MAX147控制字節(jié)定義
bit7 | 控制字節(jié)起始位,“1”有效,在此之間有,DIN上的“0”位均無(wú)效 |
bit6~bit4 | 通道選擇位,設(shè)置采樣輸入腳 |
bit3 | 單極/雙極選擇位,bit3=1時(shí),為單極轉(zhuǎn)換模式,采樣信號(hào)輸入電壓范圍0~VREF;bit3=0時(shí),雙極轉(zhuǎn)換模式,輸入電壓-VREF/2~+VREF/2 |
bit2 | 單端/差動(dòng)選擇位,bit2=1時(shí),輸入電壓CMOS端作比較,bit2=0時(shí),輸入電壓為所測(cè)兩電壓之差 |
bit1 bit0 | bit1=0、bit0=0時(shí),為全掉電模式,bit1=0、bit0=1時(shí),速掉電模式(僅適合于MAX146),bit1=1、bit0=0時(shí),為內(nèi)部時(shí)鐘模式,bit1=1、bit0=1為外部時(shí)鐘模式 |
2.2 轉(zhuǎn)換啟動(dòng)
工作時(shí)向DIN引腳輸入被制字節(jié)即可啟動(dòng)轉(zhuǎn)換。當(dāng)CS腳為低電平時(shí),在SCLK的每一個(gè)上升沿,數(shù)據(jù)從DIN輸入一位到MAX146/147的內(nèi)部轉(zhuǎn)換寄存器。在CS變?yōu)榈碗娖胶?DIN上第一個(gè)到達(dá)的邏輯“1”即為控制字節(jié)的MSB,即開(kāi)始啟動(dòng)轉(zhuǎn)換信號(hào)。在此之前,DIN上“0”位均無(wú)效。
2.3 與CPU間的軟件接口
[!--empirenews.page--]
一般情況下應(yīng)確保CPU的串行接口工作在標(biāo)準(zhǔn)模式,以保證CPU產(chǎn)生串行時(shí)鐘,所選時(shí)鐘頻率應(yīng)在100kHz~2MHz。其軟件設(shè)計(jì)步驟如下:
(1)設(shè)置控制字節(jié)TB1為外部時(shí)鐘模式的格式為:1xxxxx11B,其中xxxxx用來(lái)控制通道及轉(zhuǎn)換模式;
(2)使CPU采用通用I/O線,并使CS為低;
(3)CPU發(fā)送TB1,同時(shí)接受一個(gè)字節(jié)RB1,并將其舍去;
(4)使CPU再發(fā)送一個(gè)字節(jié)(00h),同時(shí)再接受一字節(jié)RB2;
(5)讓CPU再發(fā)送一字節(jié)(00h),同時(shí)再接受一字節(jié)RB3;
(6)為CS為高電平。
圖2給出了這一過(guò)程的時(shí)序圖。其中字節(jié)RB2、RB3包含了轉(zhuǎn)換的結(jié)果,首位和屬3位都為0。全部轉(zhuǎn)換過(guò)程的時(shí)間主要由時(shí)鐘的頻率及二字節(jié)間的空閑時(shí)間來(lái)決定,為避免T/H的過(guò)多衰減,應(yīng)保證其全部轉(zhuǎn)換時(shí)間不超過(guò)120μs。
2.4 數(shù)據(jù)輸出
在單極輸入模式中,輸出為無(wú)符號(hào)二進(jìn)制數(shù);在雙極模式中,輸出為二進(jìn)制補(bǔ)碼數(shù),數(shù)據(jù)在時(shí)鐘的下降沿輸出,MSB在前。
2.5 時(shí)鐘模式
MAX146/147可采用內(nèi)部或外部時(shí)鐘模式來(lái)進(jìn)行連續(xù)逼近的轉(zhuǎn)換,還可驅(qū)動(dòng)模數(shù)轉(zhuǎn)換的每一步。當(dāng)控制字節(jié)的最后一位輸入后,SSTRB升高一個(gè)時(shí)鐘周期,并在12個(gè)時(shí)鐘脈沖的每個(gè)下降沿將轉(zhuǎn)換后的連續(xù)逼近的位發(fā)送到引腳上。當(dāng)CS為高時(shí),SSTFRB和DOUT為高阻狀態(tài),在CS的下降沿,SSTRB輸出個(gè)邏輯低電平。整個(gè)轉(zhuǎn)換過(guò)程須在幾毫秒內(nèi)完成,否則,轉(zhuǎn)換的結(jié)果會(huì)被采樣保持的電容所衰減。在串行時(shí)鐘的頻率低于100kHz時(shí),應(yīng)采用內(nèi)部時(shí)鐘模式,否則,采用間隔時(shí)間將超過(guò)120μs。
3 與TMS320F206的接口設(shè)計(jì)
TMS320F206與MAX147的外部時(shí)鐘模式接口電路如圖3所示。啟動(dòng)轉(zhuǎn)換和經(jīng)串口傳送數(shù)據(jù)須經(jīng)以下幾個(gè)步驟:
(1)將TMS320F206的CL:KK和CLKR引腳以及MAX147的SCLK引腳設(shè)置為輸入狀態(tài)和上升沿有效,且都工作在外部時(shí)鐘方式。
(2)在TMS320F206的XF引腳輸出低電平以驅(qū)動(dòng)MAX147的引腳,從而使MAX147可從DIN引腳接收到控制字節(jié)。
(3)向MAX146/147寫(xiě)入形如10001111的字節(jié),以使MAX147可工作在單端、單極、外部時(shí)鐘模式,000表示MAX146/147的第一管腳為模擬信號(hào)輸入端。
(4)MAX147的SSTRB引腳的輸出用于給TMS320F206的FSR引腳提供輸入信號(hào),SSTRB的下降沿表示轉(zhuǎn)換正在進(jìn)行,該下降沿同時(shí)可作為T(mén)MS320F206的幀同步信號(hào)來(lái)通知TMS320F206準(zhǔn)備接收數(shù)據(jù)。
(5)在接下來(lái)的16個(gè)時(shí)鐘信號(hào)的每一個(gè)下降沿,TMS320F206將讀出轉(zhuǎn)換結(jié)果的每一個(gè)數(shù)據(jù)補(bǔ)充位,與轉(zhuǎn)換結(jié)果無(wú)關(guān),應(yīng)舍去。
(6)變CS為高電平,以使MAX147處于低功耗狀態(tài),直到下一次啟動(dòng)轉(zhuǎn)換時(shí),再使之變?yōu)榈碗娖健?/p>
4 MAX146/147的參考接線方法
為使MAX46/147更好地工作,推薦使用印刷電路板,盡量不用漆包線連接。在印刷電路板布線時(shí),應(yīng)把數(shù)據(jù)線和模擬回路彼此分開(kāi),同時(shí)應(yīng)禁止數(shù)據(jù)線和模擬線平行布置,也不能在MAX146/147的下面穿行數(shù)據(jù)線。
圖4所示為推薦的接線方法。即將所有的模擬地接到輸入端的模擬地的一個(gè)點(diǎn)上,將所有的數(shù)據(jù)地同樣也接到一個(gè)點(diǎn)上,然后再連接在這兩點(diǎn),而其它的數(shù)字地則不能接到模擬輸入的起始端點(diǎn)上。為減小地線上噪聲,輸入端的地線應(yīng)盡量短,且電阻盡可能小。
電源線上的高頻干擾也會(huì)影響A/D轉(zhuǎn)換的正確轉(zhuǎn)換工作,為此,圖4中在MAX146/147的電源輸入腳VDD與上述的模擬地輸入起點(diǎn)間并聯(lián)了兩個(gè)電容,其值分別為1μF和0.1μF,同時(shí)應(yīng)使電容的兩個(gè)管腳盡量短,以減小從電源上引入干擾。在電源上干擾幅值很大時(shí),可按圖中所示在VDD和電源間再接一個(gè)10Ω的電阻,組成一個(gè)低通濾波器。