當(dāng)前位置:首頁(yè) > 嵌入式 > 嵌入式教程
[導(dǎo)讀]FPGA設(shè)計(jì)的高速FIFO電路技術(shù)

本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用,相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲(chǔ)器等。圖1為本方案的結(jié)構(gòu)框圖。在大容量高速采集系統(tǒng)項(xiàng)目的開(kāi)發(fā)過(guò)程中,F(xiàn)PGA作為可編程邏輯器件,設(shè)計(jì)靈活、可操作性強(qiáng),是高速數(shù)字電路設(shè)計(jì)的核心器件。由于FPGA內(nèi)嵌存儲(chǔ)器的容量有限,通常不能夠滿足實(shí)際設(shè)計(jì)電路的需求,需要外接SRAM、SDRAM、磁盤(pán)陣列等大容量存儲(chǔ)設(shè)備。

A/D輸出的數(shù)據(jù)流速度快,經(jīng)過(guò)FPGA降速后,位數(shù)寬,速度仍然很高,不能直接存儲(chǔ)到外部存儲(chǔ)器。在設(shè)計(jì)時(shí),要經(jīng)過(guò)FIFO緩存,然后才能存儲(chǔ)到外部存儲(chǔ)器。本設(shè)計(jì)的FIFO容量小、功能強(qiáng),充分利用了FPGA內(nèi)部FIFO電路的特點(diǎn),結(jié)合實(shí)際電路,優(yōu)化了整個(gè)電路模型的設(shè)計(jì)。

  異步FIFO生成

  FIFO占用的內(nèi)存資源為FPGA內(nèi)嵌的block RAM,由Xilinx公司提供的ISE開(kāi)發(fā)平臺(tái)自動(dòng)生成。讀寫(xiě)時(shí)鐘有通用時(shí)鐘和獨(dú)立時(shí)鐘可選,我們采用獨(dú)立時(shí)鐘,rd_clk和wr_clk獨(dú)立,為了保證在高速采集時(shí)數(shù)據(jù)不丟失,rd_clk頻率不低于wr_clk。FIFO讀模式采用標(biāo)準(zhǔn)FIFO,每次啟動(dòng)采集時(shí)都要對(duì)FIFO進(jìn)行復(fù)位,為異步復(fù)位,初始化內(nèi)部指針和輸出寄存器。在FIFO生成過(guò)程中,我們啟用almost_full 和almost_empty選項(xiàng),以及prog_full 和prog_empty選項(xiàng),prog_full和prog_empty要進(jìn)行參數(shù)設(shè)置,具體設(shè)置參數(shù)如圖2所示。

  FIFO接口信號(hào)定義

  根據(jù)FIFO的生成過(guò)程,在圖3中給出了讀寫(xiě)時(shí)鐘域的信號(hào)定義,所有的在寫(xiě)時(shí)鐘域的輸入信號(hào)都必須經(jīng)過(guò)寫(xiě)時(shí)鐘同步,所有的在讀時(shí)鐘域的輸入信號(hào)都要經(jīng)過(guò)讀時(shí)鐘同步。信號(hào)經(jīng)過(guò)時(shí)鐘同步后,可以確保在讀寫(xiě)過(guò)程中不會(huì)出現(xiàn)亞穩(wěn)態(tài),導(dǎo)致讀寫(xiě)操作出現(xiàn)錯(cuò)誤。

下面對(duì)讀寫(xiě)時(shí)鐘域定義信號(hào)給予說(shuō)明:

  rst:復(fù)位信號(hào),高有效,異步復(fù)位,每次啟動(dòng)采集都要首先對(duì)FIFO進(jìn)行復(fù)位;

  wr_clk:寫(xiě)時(shí)鐘;

  wr_en:與寫(xiě)時(shí)鐘同步;

  din:輸入數(shù)據(jù)總線;

  rd_clk:讀時(shí)鐘;

  dout:輸出數(shù)據(jù)總線;

  full:FIFO全滿標(biāo)志;[!--empirenews.page--]

  empty:FIFO全空標(biāo)志;

  almost_full:高有效,如果為高電平,在寫(xiě)一個(gè)數(shù)據(jù)FIFO將全滿;

  almost_empty:高有效,如果為高電平,在讀一個(gè)數(shù)據(jù)FIFO將全空;

  prog_full:可編程滿標(biāo)志,根據(jù)需要,可以設(shè)定FIFO內(nèi)部有多少數(shù)據(jù),該標(biāo)志信號(hào)有效;

  prog_empty:可編程空標(biāo)志,根據(jù)需要,可以設(shè)定FIFO內(nèi)部有多少數(shù)據(jù),該標(biāo)志信號(hào)有效;

  wr_data_count:說(shuō)明FIFO內(nèi)部已經(jīng)寫(xiě)了多少數(shù)據(jù);

  rd_data_count:說(shuō)明FIFO內(nèi)部有多少數(shù)據(jù)可以讀。

  FIFO控制電路設(shè)計(jì)

  實(shí)際電路設(shè)計(jì)不考慮讀寫(xiě)時(shí)鐘的頻率和相位的異同,讀寫(xiě)時(shí)鐘域的電路基于同步電路設(shè)計(jì)的理念來(lái)進(jìn)行設(shè)計(jì),在設(shè)計(jì)過(guò)程中,滿足讀時(shí)鐘頻率不低于寫(xiě)時(shí)鐘頻率即可。在圖4中給出了FIFO控制電路的流程圖,下面將對(duì)低速傳輸和高速傳輸進(jìn)行詳細(xì)介紹。

  低速采集數(shù)據(jù)傳輸過(guò)程

  在圖5給出了低速采集時(shí)傳輸周期時(shí)序仿真時(shí)序圖,在低速采集時(shí),寫(xiě)時(shí)鐘頻率小于讀時(shí)鐘,每次觸發(fā)長(zhǎng)度為FIFO長(zhǎng)度的一半。采集結(jié)束即剩余數(shù)據(jù)傳輸?shù)拈L(zhǎng)度不到FIFO的一半。根據(jù)prog_full的設(shè)置,在prog_full有效,同時(shí)采集門(mén)控信號(hào)有效時(shí)啟動(dòng)觸發(fā)請(qǐng)求,由于prog_full為寫(xiě)時(shí)鐘域信號(hào),必須要經(jīng)過(guò)rd_clk同步,源代碼如下:

 process(rd_clk,acq_start_rst)
  begin
     if acq_start_rst=’1’then
         prog_full_dly<=’0’;
                prog_full_dly1<=’0’;
   elsif rd_clk’event and rd_clk=’1’
   then
           if acq_gate= ’1’ then 
                 prog_full_dly<=prog_full;
                 prog_full_dly1<=prog_
                 full_dly;
else
   prog_full_dly<=’0’;
   prog_full_dly1<=’0’; 
 end if;
end if;
end process;

  當(dāng)FIFO半滿時(shí)觸發(fā)讀請(qǐng)求有效,acq_frame_l為低電平,啟動(dòng)采集數(shù)據(jù)傳輸請(qǐng)求,地址和數(shù)據(jù)同時(shí)有效,sdram控制器給出應(yīng)答信號(hào)acq_trdy_l,長(zhǎng)度由FIFO讀寫(xiě)控制電路決定,觸發(fā)一次的長(zhǎng)度為32,即FIFO半滿的長(zhǎng)度,傳輸完畢,給出傳輸結(jié)束標(biāo)志信號(hào)acq_blast,一次傳輸周期結(jié)束。采集門(mén)控信號(hào)結(jié)束后,F(xiàn)IFO剩余數(shù)據(jù)長(zhǎng)度不足32,這時(shí)候啟動(dòng)門(mén)控結(jié)束傳遞進(jìn)程,觸發(fā)結(jié)束標(biāo)志由almost_empty決定,當(dāng)alomost_empty有效時(shí),停止觸發(fā)。

高速采集數(shù)據(jù)傳輸過(guò)程

  在高速采集時(shí),讀時(shí)鐘頻率等于寫(xiě)時(shí)鐘頻率,當(dāng)啟動(dòng)觸發(fā)傳輸時(shí),觸發(fā)傳輸長(zhǎng)度為門(mén)控信號(hào)長(zhǎng)度,直到將FIFO內(nèi)部數(shù)據(jù)傳輸完畢,觸發(fā)結(jié)束標(biāo)志由almost_empty決定,當(dāng)alomost_empty有效時(shí),停止觸發(fā)傳輸,觸發(fā)傳輸過(guò)程如圖6所示。

  結(jié)語(yǔ)

  采用高速異步FIFO作為數(shù)據(jù)采集緩存,應(yīng)用范圍十分廣泛。特別是在高速數(shù)據(jù)采集系統(tǒng)中,在外接存儲(chǔ)器時(shí),采集數(shù)據(jù)首先要經(jīng)過(guò)緩存才能存入外部存儲(chǔ)器,采用FPGA自生成FIFO就能夠滿足要求。本方案充分利用FIFO的特點(diǎn),通過(guò)控制電路優(yōu)化設(shè)計(jì),解決了讀寫(xiě)時(shí)鐘的異同問(wèn)題,提高了電路的工作效率。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車(chē)的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車(chē)技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車(chē)工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車(chē)。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車(chē) 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉