基于CPLD器件設(shè)計(jì)的單穩(wěn)態(tài)電路

隨著電子技術(shù)特別是數(shù)字集成電路技術(shù)的迅猛發(fā)展，市面上出現(xiàn)了FPGA、CPLD等大規(guī)模數(shù)字集成電路，并且其工作速度和產(chǎn)品質(zhì)量不斷提高。利用大規(guī)模數(shù)字集成電路實(shí)現(xiàn)常規(guī)的單穩(wěn)態(tài)集成電路所實(shí)現(xiàn)的功能，容易滿足寬度、精度和溫度穩(wěn)定性方面的要求，而且實(shí)現(xiàn)起來(lái)容易得多。下面，筆者就如何在大規(guī)模數(shù)字集成電路中將輸入的窄脈沖信號(hào)展寬成具有一定寬度和精度的寬脈沖信號(hào)做一詳細(xì)介紹。

　　1 基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路

　　在眾多的CPLD器件中，LatTIce公司在GAL基礎(chǔ)上利用isp技術(shù)開發(fā)出了一系列ispLSI在線可編程邏輯器件(以下簡(jiǎn)稱isp器件)，其原理和特點(diǎn)在許多雜志上早有報(bào)道，而且國(guó)內(nèi)已有相當(dāng)多的電路設(shè)計(jì)人員非常熟悉。Lattice公司的isp器件給筆者印象最深的是其工作的可靠性比較高。圖1即是一種將輸入的窄脈沖信號(hào)展寬成具有一定寬度和精度的寬脈沖信號(hào)的電路原理圖。

　　圖中，TR為輸入的窄脈沖雷達(dá)信號(hào)；CP為輸入的系統(tǒng)時(shí)鐘脈沖信號(hào)；Q即是單穩(wěn)態(tài)脈沖展寬電路輸出的寬脈沖信號(hào)。圖中的單元電路符號(hào)D1既是展寬脈沖的前沿產(chǎn)生電路，又是展寬脈沖寬度形成電路；D2、D3是二進(jìn)制計(jì)數(shù)器，主要用作展寬脈沖的寬度控制電路。根據(jù)對(duì)脈沖寬度的不同要求，可以采用不同位數(shù)的二進(jìn)制或其它進(jìn)制的計(jì)數(shù)器 (這里，脈沖寬度的設(shè)計(jì)值是3.2μs，而CP脈沖的周期值是0.1μs)；D4是展寬脈沖后沿產(chǎn)生電路，當(dāng)計(jì)數(shù)器D3的進(jìn)位輸出端NQ為＂高＂，且CP脈沖的上升沿到達(dá)時(shí)，D4輸出端輸出一正向脈沖信號(hào)，經(jīng)D5送至D1的CD"清零"端，從而結(jié)束了一個(gè)窄脈沖信號(hào)的展寬過(guò)程，從D1的Q輸出端輸出一完整的展寬脈沖信號(hào)。同時(shí)，D5的輸出信號(hào)還送至D2、D3的CD"清零"端，將其"清零"后，等待下一個(gè)窄脈沖的到來(lái)。從圖1所示的電路原理圖中可以看到，通?？梢詫3的進(jìn)位輸出信號(hào)NQ直接送入D5輸入端，作為D1、D2、D3的"清零" 脈沖信號(hào)。

　　但從圖2所示的時(shí)序仿真波形中可以看到，D3的進(jìn)位輸出NQ波形中，除有正常的進(jìn)位脈沖信號(hào)輸出外，在其前面還有寬度和數(shù)量不等的干擾窄脈沖。如果將NQ脈沖經(jīng)D5后直接作為D1的"清零"信號(hào)，則展寬脈沖的寬度將受干擾窄脈沖的影響而不穩(wěn)定，因?yàn)閕sp器件中觸發(fā)器的"清零"操作過(guò)程是異步進(jìn)行的。采用D4后，只有與計(jì)數(shù)時(shí)鐘脈沖具有同步關(guān)系的那個(gè)進(jìn)位脈沖，才能在D4的輸出端形成"清零"脈沖。這樣就完全排除了那些干擾窄脈沖的影響，從而保證了展寬脈沖寬度的穩(wěn)定性和準(zhǔn)確性。圖2是這種脈沖展寬的時(shí)序仿真波形圖。所用的器件是Lattice公司的ispLSI1032/883-64PIN的PGA封裝器件。

　　2 基于CPLD器件脈沖展寬電路的特點(diǎn)

　　從上面的電路原理圖和時(shí)序仿真波形圖可以看出，利用isp器件構(gòu)成的脈沖展寬電路具有如下特點(diǎn)：

　　(1)對(duì)輸入脈沖信號(hào)的寬度適應(yīng)能力較強(qiáng)。最窄可以到ns量級(jí)，因其僅與所采用的CPLD器件的工作速度有關(guān)。因此，特別適用于對(duì)窄脈沖雷達(dá)信號(hào)進(jìn)行展寬。

　　(2)展寬脈沖的寬度可以根據(jù)需要任意設(shè)定，亦可改變電路(例如與單片機(jī)相結(jié)合)?使其做到現(xiàn)場(chǎng)實(shí)時(shí)自動(dòng)加載。

　　(3)展寬脈沖的寬度穩(wěn)定、準(zhǔn)確。因無(wú)外接R、C定時(shí)元器件，其脈沖寬度僅與所采用的時(shí)鐘頻率和CPLD器件的性能有關(guān)。

　　(4)展寬脈沖的前沿與輸入窄脈沖的前沿之間的延遲時(shí)間基本恒定，即這個(gè)延遲時(shí)間是信號(hào)從D1的時(shí)鐘輸入端到D1的輸出端Q的延遲時(shí)間。[!--empirenews.page--]

　　(5)電路調(diào)試簡(jiǎn)單。當(dāng)需要調(diào)整展寬脈沖的寬度時(shí)，不需更換元器件，只要將重新設(shè)計(jì)、仿真通過(guò)后的JED熔絲圖文件，通過(guò)加載電纜適時(shí)加載到CPLD器件內(nèi)即可。這在對(duì)電路進(jìn)行高、低溫等例行試驗(yàn)時(shí)變得極為簡(jiǎn)單、方便和高效。

　　從圖1還可以看出，這種單穩(wěn)態(tài)脈沖展寬電路產(chǎn)生的脈寬精度是小于"+"或"-"一個(gè)CP時(shí)鐘周期。若要提高展寬脈沖寬度的精度，可以采用圖3所示的改進(jìn)型單穩(wěn)態(tài)脈沖展寬電路，即在圖１電路的基礎(chǔ)上，將進(jìn)入isp器件的時(shí)鐘脈沖信號(hào)經(jīng)反相器反相后，作為另一個(gè)相同脈寬控制電路的計(jì)數(shù)器的時(shí)鐘脈沖。

這樣，如果輸入的窄脈沖在時(shí)鐘脈沖的前半周期內(nèi)到達(dá)，則由D6、D7、D8組成的脈寬控制電路先開始計(jì)數(shù)；如果輸入的窄脈沖在時(shí)鐘脈沖的后半周期內(nèi)到達(dá)，則由D2、D3、D4組成的脈寬控制電路先開始計(jì)數(shù)。由于上下兩個(gè)脈寬控制電路的時(shí)間計(jì)數(shù)值是相同的，故先計(jì)數(shù)則先結(jié)束，后計(jì)數(shù)則后結(jié)束。兩者之差為半個(gè)時(shí)鐘周期值。展寬脈沖信號(hào)的寬度，始于輸入窄脈沖的前沿，而止于兩個(gè)脈寬控制電路中最早結(jié)束定時(shí)計(jì)數(shù)的那個(gè)計(jì)數(shù)器的進(jìn)位脈沖所產(chǎn)生的"清零"脈沖信號(hào)。因此，不管輸入窄脈沖信號(hào)的前沿與時(shí)鐘脈沖的相對(duì)時(shí)間關(guān)系如何，其輸出展寬脈沖的寬度為脈寬控制電路的時(shí)間計(jì)數(shù)值與輸入窄脈沖的前沿加上時(shí)鐘脈沖的前沿或后沿之差。盡管脈寬控制計(jì)數(shù)電路的時(shí)鐘脈沖周期沒(méi)有改變，但由于輸入窄脈沖的前沿與控制計(jì)數(shù)電路時(shí)鐘脈沖上升沿的最大時(shí)差只有半個(gè)時(shí)鐘脈沖周期(注意：時(shí)鐘脈沖信號(hào)的占空比為1:1)，故展寬脈沖信號(hào)的寬度誤差小于＂+＂或"-"半個(gè)時(shí)鐘脈沖周期。圖4是圖3所示電路的時(shí)序仿真波形圖。

　　從時(shí)序仿真波形圖中可以看到，前、后兩個(gè)輸入窄脈沖的前沿與對(duì)應(yīng)的 展寬脈沖信號(hào)的前沿之間的延遲時(shí)間是一樣的。而展寬脈沖信號(hào)的后沿總是與兩個(gè)脈寬控制計(jì)數(shù)電路中最先結(jié)束計(jì)數(shù)的那個(gè)計(jì)數(shù)器的進(jìn)位脈沖所產(chǎn)生的"清零" 脈沖信號(hào)相對(duì)應(yīng)的。從而證實(shí)了采用圖3所示電路所產(chǎn)生的脈沖信號(hào)的寬度精確度較圖1所示之電路幾乎提高一倍。在外部條件不變的情況下，提高展寬脈沖信號(hào)精度的方法有多種，這里不再一一例舉。

　　在CPLD器件中，可以將輸入的窄脈沖展寬；當(dāng)然，亦可以將輸入的寬脈沖變窄；或使其具有象54HC123單穩(wěn)態(tài)觸發(fā)器那樣的延時(shí)和可重觸發(fā)功能。用CPLD器件可以實(shí)現(xiàn)常用單穩(wěn)態(tài)電路的功能；用FPGA器件，同樣可以實(shí)現(xiàn)上述功能。采用何種器件何種方法，主要看電路設(shè)計(jì)的技術(shù)指標(biāo)，設(shè)計(jì)者所具有的設(shè)計(jì)環(huán)境和周圍電路中所使用器件的類型?？傊?，隨著大規(guī)模集成電路產(chǎn)品性能的不斷提高、體積的不斷減小和成本的不斷降低，基于CPLD器件設(shè)計(jì)的單穩(wěn)態(tài)電路的性能將大大提高，這種單穩(wěn)態(tài)電路的應(yīng)用亦將越來(lái)越廣泛。