嵌入式設(shè)計(jì)的圖形化編程縮短開發(fā)時(shí)間

目前，若您在為最終的部署創(chuàng)建自定義硬件，則很難并行開發(fā)軟件和硬件。因?yàn)橹挥羞M(jìn)入系統(tǒng)集成階段，軟件方能在實(shí)際的硬件上接受測(cè)試。此外，您并不希望進(jìn)行純理論型的軟件開發(fā)；在系統(tǒng)集成測(cè)試階段納入I/O并通過實(shí)際信號(hào)測(cè)試設(shè)計(jì)，可能造成：發(fā)現(xiàn)問題時(shí)為時(shí)已晚，因而無法按時(shí)完成設(shè)計(jì)。

許多設(shè)計(jì)者目前采用測(cè)試板卡一類的方式，建模系統(tǒng)。然而，此類板卡往往只包括少數(shù)的模擬和數(shù)字I/O通道，很少包括視覺、運(yùn)動(dòng)或同步I/O的能力。此外，設(shè)計(jì)師往往只是為證明概念，便不得不將時(shí)間浪費(fèi)在開發(fā)傳感器或特定I/O的自定義板卡上。

如 圖 3 所示，通過靈活的COTS建模平臺(tái)，您卻能真正簡(jiǎn)化該過程，并省去許多配合硬件驗(yàn)證和板卡設(shè)計(jì)的工作。當(dāng)今，任何人都能步入電子商店，插接內(nèi)存、主板、外設(shè)等組件，創(chuàng)建PC；圖形化系統(tǒng)設(shè)計(jì)與PC非常類似，力爭(zhēng)實(shí)現(xiàn)同樣標(biāo)準(zhǔn)的建模平臺(tái)。

Figure 3. Stream-lined development flow with Graphical System Design[!--empirenews.page--]

對(duì)于許多系統(tǒng)而言，建模平臺(tái)必須納入與最終發(fā)布完畢的系統(tǒng)相同的組件。這些組件通常是：用于執(zhí)行確定算法的實(shí)時(shí)處理器、用于高速處理或?qū)?shí)時(shí)處理器連至其他組件的可編程數(shù)字邏輯，以及各類I/O與外設(shè) [圖 4]。最后，若暢銷I/O在與各個(gè)系統(tǒng)配合使用時(shí)，無法滿足您的全部需要，平臺(tái)也應(yīng)能在需要時(shí)得到擴(kuò)展并接受定制。

圖 4. 嵌入式系統(tǒng)的典型組件

National Instruments公司提供了數(shù)種類型的建模平臺(tái)，其中包括NI CompactRIO。該平臺(tái)含有嵌入式系統(tǒng)的所有基本模塊。 該控件包含一個(gè)運(yùn)行實(shí)時(shí)操作系統(tǒng)的32位處理器。 CompactRIO背板包含的FPGA可執(zhí)行高速處理，且為包含模擬輸入與輸出、數(shù)字輸入與輸出、計(jì)數(shù)器/定時(shí)器等功能的I/O模塊，配置并提供實(shí)際接口。每個(gè)模塊都包括：與傳感器和激勵(lì)器的直接連接，以及內(nèi)置的信號(hào)調(diào)理與隔離。同時(shí)包括的模塊開發(fā)包令開發(fā)者通過平臺(tái)擴(kuò)展，納入自定義模塊——全部插入該COTS架構(gòu)。

此外，CompactRIO采用工業(yè)化封裝（-40 ºC到70 ºC，50G防振動(dòng)）、占地小（3.5英寸 x 3.5英寸 x 7.1英寸）、供電要求低（典型的7W到10W），這使它不僅非常適于建模，而且非常適于車載、機(jī)器控制和板載預(yù)測(cè)性維護(hù)應(yīng)用的部署。

自定義部署功能

如前所述，由于包裝、耐用性和成本方面的優(yōu)勢(shì)，CompactRIO常用作建模和部署。然而，用戶有時(shí)會(huì)因?yàn)橐?guī)格或供電因素，選擇更小的自定義板卡設(shè)計(jì)。為滿足該需求，設(shè)計(jì)師可通過LabVIEW嵌入式開發(fā)模塊，將代碼部署于任一32位處理器，從而節(jié)省軟件購買成本。

LabVIEW嵌入式開發(fā)模塊結(jié)合了圖形化開發(fā)的上述所有優(yōu)點(diǎn)，以及現(xiàn)成的分析函數(shù)、集成式I/O和交互式圖形化調(diào)試。該模塊能夠?qū)⑷我?2位微處理器作為對(duì)象；由它提供的框架能夠開放地集成各類目前以C為基礎(chǔ)的第三方工具鏈(tool chain)和操作系統(tǒng)，從而將自定義板卡設(shè)計(jì)作為對(duì)象。一經(jīng)集成，用戶便能實(shí)現(xiàn)100%的圖形化開發(fā)，并交互式地調(diào)試其應(yīng)用。通過將生成的代碼與目前市場(chǎng)上的所有目標(biāo)集成，用戶可以最為靈活地實(shí)現(xiàn)最多的目標(biāo)功能。

這種新技術(shù)使越來越多的科學(xué)家、工程師和各領(lǐng)域的專家，能夠更為便捷地設(shè)計(jì)算法、開發(fā)應(yīng)用、編程邏輯、建模系統(tǒng)并將系統(tǒng)部署于指定的對(duì)象。

結(jié)論

 圖形化系統(tǒng)設(shè)計(jì)帶來了結(jié)合硬件平臺(tái)的軟件平臺(tái)，這能夠極大縮減開發(fā)成本和面市時(shí)間。集成多種運(yùn)算模型的軟件平臺(tái)，最大程度地縮短了將項(xiàng)目指標(biāo)實(shí)現(xiàn)為具體設(shè)計(jì)的時(shí)間。靈活的COTS硬件建模平臺(tái)可支持軟件平臺(tái)并提供自定義組件，通過縮減自定義硬件的設(shè)計(jì)時(shí)間和設(shè)計(jì)成本，最大程度地縮短第一次建模的時(shí)間。此外，通過實(shí)際I/O的建模保證了更優(yōu)質(zhì)的設(shè)計(jì)——減少了目前的設(shè)計(jì)失誤。最后，由于圖形化軟件從設(shè)計(jì)到平臺(tái)建模，到最終的目標(biāo)部署均保持一致，從而使代碼利用率達(dá)到最高，并且使得向最終部署的轉(zhuǎn)換簡(jiǎn)單易行。