龍芯2號(hào)PC104 Plus處理器模塊設(shè)計(jì)

摘要：介紹了基于龍芯2號(hào)的PC104Plus處理器模塊的設(shè)計(jì)方案。該方案以龍芯2號(hào)為核心，符合PC104Plus總線規(guī)范，并針對(duì)模塊中電源設(shè)計(jì)、復(fù)住時(shí)序、時(shí)鐘電路及信號(hào)完整性等關(guān)鍵問(wèn)題給出了相應(yīng)的解決方法。基于該方案的處理器模塊已研制成功并應(yīng)用于一航空電子視頻記錄儀中。

關(guān)鍵詞：龍芯2號(hào)PC104Plus總線嵌入式計(jì)算機(jī)信號(hào)完整性

PC104Plus標(biāo)準(zhǔn)由IEEE標(biāo)準(zhǔn)化組織于1997年制定，對(duì)原PC104標(biāo)準(zhǔn)進(jìn)行了擴(kuò)展。PC104Plus總線由兩部分組成，分別與PCI總線和ISA總線完全兼容。該標(biāo)準(zhǔn)制定了一種體積小、功耗低、連接靈活的嵌入式總線規(guī)范。由于其具有超小型、高集成度、高可靠性等特點(diǎn)，目前已被廣泛應(yīng)用于工業(yè)控制、航空航天、軍事等領(lǐng)域中。

龍芯2號(hào)是中國(guó)科學(xué)院計(jì)算技術(shù)研究所自主研發(fā)的國(guó)內(nèi)首款64位高性能通用CPU，已經(jīng)批量生產(chǎn)的龍芯2C（Godson2C]CPU經(jīng)實(shí)測(cè)性能達(dá)到了奔騰3系列500MHz水平?；邶埿?號(hào)設(shè)計(jì)相應(yīng)的PC104Plus處理器模塊，將填補(bǔ)我國(guó)通用處理器在PCI04Plus產(chǎn)品領(lǐng)域的空白，為國(guó)產(chǎn)通用處理器的應(yīng)用提供一個(gè)新的途徑。對(duì)比市場(chǎng)上基于x86體系結(jié)構(gòu)的對(duì)應(yīng)產(chǎn)品，龍芯2號(hào)由于采用了RISC體系結(jié)構(gòu)，具有高性能、低功耗等特點(diǎn)，因此基于龍芯2號(hào)的PC104Plus處理器模塊將有很大的優(yōu)勢(shì)和很高的性價(jià)比。

1系統(tǒng)設(shè)計(jì)

PC104Plus處理器模塊是一個(gè)小型化但功能完整的CPU主板系統(tǒng)，在設(shè)計(jì)時(shí)必須為龍芯2號(hào)選擇相應(yīng)的北橋和南橋等配套芯片。龍芯2號(hào)采用了工業(yè)標(biāo)準(zhǔn)的64位SYSAD系統(tǒng)總線接口，因此相應(yīng)地選用了Marvell公司的GT64240A作為JPC104Plus處理器模塊中龍芯2號(hào)的配套北橋。在系統(tǒng)中，南橋采用了Intel的82371芯片，該芯片通過(guò)PCI總線與系統(tǒng)北橋相連接，可提供兩個(gè)IDE接口、兩個(gè)USB接口并對(duì)外提供ISA總線接口。SUPERIO芯片選用了Winbond的W83977，通過(guò)ISA總線與南橋連接。系統(tǒng)完整的結(jié)構(gòu)圖如圖1所示。

從圖l中可以看出．龍芯2號(hào)與北橋直接用SYSAD64總線連接，并從北橋的SDRAM接口擴(kuò)展了一個(gè)SODIMM槽，可直接使用市場(chǎng)上的筆記本內(nèi)存條。方便用戶進(jìn)行內(nèi)存升級(jí)和更換，最大可支持到256M。BIOS啟動(dòng)電路從北橋的32位DEVICE口擴(kuò)展，可支持8位F1lASH或EEPROM為BIOS啟動(dòng)芯片。GT64240支持兩個(gè)PCI口，在設(shè)計(jì)中采用了PCI0連接系統(tǒng)南橋芯片。PCI1連接到PCIPlus插座，用于擴(kuò)展其他PCl04Plus模塊。南橋和superIO提供了系統(tǒng)的外設(shè)接口，并同時(shí)將ISA總線擴(kuò)展到PC104插座。為了提高系統(tǒng)的可靠性，通過(guò)北橋的MPP端口(多功能口)擴(kuò)展了看門狗電路和揚(yáng)聲器電路，可用于系統(tǒng)恢復(fù)和報(bào)警。

2關(guān)鍵技術(shù)

PC104Plus系統(tǒng)通常用于對(duì)應(yīng)用空間有較高要求的環(huán)境或工業(yè)、野外等惡劣環(huán)境中，因此要求模塊體積小并且可靠性高。以下對(duì)系統(tǒng)設(shè)計(jì)中的關(guān)鍵技術(shù)進(jìn)行闡述。

2．1電源方案設(shè)計(jì)

電源是整個(gè)系統(tǒng)的關(guān)鍵，電源的性能在很大程度上將直接影響系統(tǒng)的可靠運(yùn)行。實(shí)踐經(jīng)驗(yàn)表明，在工業(yè)控制計(jì)算機(jī)因外部干擾引起的故障中，80％以上都是因?yàn)殡娫吹脑虍a(chǎn)生的。

在本系統(tǒng)中采用單-5V電源供電，可避免由多電壓供電帶來(lái)的潛在不穩(wěn)定性，其設(shè)計(jì)示意圖如圖2所示。其中，1.8V提供給CPU和北橋所需的core電壓。3.3V為VIO電壓以及sdram等電路的供電電壓。為提高系統(tǒng)的可靠性，接在5V電源上的TVS管可實(shí)現(xiàn)電路過(guò)壓保護(hù)，而由二極管組成的電路可提供對(duì)3.3V和1.8V電源的掉電保護(hù)。

為實(shí)現(xiàn)板上DC-DC的轉(zhuǎn)換，可考慮采用LDO線性轉(zhuǎn)換電源或開關(guān)電源。LDO成本遠(yuǎn)低于開關(guān)電源,但發(fā)熱量大，使用時(shí)需要較大的散熱面積，很難滿足PCl04主板的散熱和工業(yè)工作環(huán)境溫度的要求。因此本設(shè)計(jì)采用了TI公司的非隔離集成開關(guān)電源產(chǎn)品，該電源能正常工作在-40℃～85℃，占用空間小，可直接焊在PCB上使用。另外，由于為集成的產(chǎn)品，免除了用戶的調(diào)試,可靠性高，非常適合于嵌入式應(yīng)用，但成本相對(duì)較高。

2．2復(fù)位電路

GT64240北橋芯片缺少對(duì)龍芯2號(hào)CPU進(jìn)行復(fù)位的功能支持，在配套使用時(shí)需設(shè)計(jì)CPU復(fù)位電路。同時(shí)由于在系統(tǒng)中采用了不同廠家的芯片，因此確定CPU及各個(gè)芯片之間的復(fù)位順序也是一個(gè)很關(guān)鍵的問(wèn)題，復(fù)位順序不正確將導(dǎo)致系統(tǒng)不能正常工作。龍芯2號(hào)的復(fù)位時(shí)序如圖3所示。為保證時(shí)鐘的穩(wěn)定性，應(yīng)使V∝(CPUIO電壓)穩(wěn)定在3V以上至少lOOms后，再由復(fù)位電路向CPU發(fā)出VccOK信號(hào)，此后確保冷復(fù)位信號(hào)(ColdReset*)至少持續(xù)64K個(gè)系統(tǒng)時(shí)鐘周期，而軟復(fù)位信號(hào)(Reset*)應(yīng)在冷復(fù)位信號(hào)無(wú)效后至少64個(gè)系統(tǒng)時(shí)鐘周期后置為無(wú)效。這樣可確保CPU能進(jìn)入正常工作狀態(tài)。

為了保證CPU正常的上電復(fù)位時(shí)序和各個(gè)系統(tǒng)芯片之間的復(fù)位順序，設(shè)計(jì)了如圖4所示的系統(tǒng)復(fù)位電路。該系統(tǒng)的核心為-EPLD器件EPM7128。電源監(jiān)控芯片max708在檢測(cè)到輸入電壓V∝穩(wěn)定時(shí)給出200ms左右的V∝OK信號(hào)，滿足系統(tǒng)時(shí)鐘穩(wěn)定所需要的至少lOOms的時(shí)間。EPLD片內(nèi)邏輯電路檢測(cè)到V∞OK信號(hào)后，內(nèi)部計(jì)時(shí)電路開始工作，準(zhǔn)確地給出CPU和所有系統(tǒng)芯片的復(fù)位信號(hào)。

該方案對(duì)系統(tǒng)所有的復(fù)位信號(hào)統(tǒng)一管理，能確保所有復(fù)位信號(hào)的正確順序。EPLD的可重復(fù)編程性可方便后期調(diào)試和調(diào)整，具有很強(qiáng)的靈活性。片內(nèi)多余的邏輯可用于系統(tǒng)所需的簡(jiǎn)單邏輯器件，避免了采用過(guò)多的分立邏輯器件，在提高系統(tǒng)可靠性的同時(shí)節(jié)省了PCB空間。

2．3時(shí)鐘電路及信號(hào)完整性

龍芯2號(hào)和GT64240北橋芯片最高工作外頻可達(dá)133MHz。為了達(dá)到這個(gè)要求，純凈、穩(wěn)定的時(shí)鐘設(shè)計(jì)以及對(duì)關(guān)鍵的高速信號(hào)進(jìn)行信號(hào)完整性分析是保證整個(gè)系統(tǒng)可靠工作的前提。

為提高時(shí)鐘電路的穩(wěn)定性，通過(guò)仿真確定了系統(tǒng)各時(shí)鐘特性阻抗和端接方式，并通過(guò)在布線時(shí)控制相關(guān)時(shí)鐘信號(hào)嚴(yán)格等長(zhǎng)來(lái)控制傳輸延遲。圖5所示是采用源端匹配方式、驅(qū)動(dòng)信號(hào)為133MPlus信號(hào)、板級(jí)時(shí)鐘阻抗為50Ω時(shí)．掃描匹配電阻從20D～70Ω、步進(jìn)為5Ω時(shí)的反射仿真波形。從圖中可以看出，所有時(shí)鐘波形信號(hào)都滿足單調(diào)性，但在某些區(qū)域有較大的過(guò)沖。限定過(guò)沖在300mV以內(nèi)，匹配電阻值應(yīng)在40Ω-55Ω之間，具體可由實(shí)際測(cè)試結(jié)果決定。仿真工具采用的是Cademe的PCBSI。用該工具同時(shí)也可對(duì)EMI、串?dāng)_進(jìn)行仿真。

除時(shí)鐘信號(hào)外，對(duì)所有信號(hào)也進(jìn)行了分析，確定了sysad總線和sdram總線等信號(hào)為系統(tǒng)的關(guān)鍵高速信號(hào)。對(duì)這些關(guān)鍵信號(hào)，由于板級(jí)布線密度很大，必須考慮串?dāng)_、過(guò)沖等可能發(fā)生的信號(hào)完整性問(wèn)題。這里采取了先期約束布線機(jī)制，針對(duì)不同的信號(hào)制定了相應(yīng)的布線規(guī)范，包括等長(zhǎng)信號(hào)組、布線間距、最大最小布線長(zhǎng)度等。后期通過(guò)提取實(shí)際布線的拓?fù)浣Y(jié)構(gòu)進(jìn)行仿真，根據(jù)仿真結(jié)果進(jìn)行布線調(diào)整。后期的調(diào)試證明了這種方法的可行性。

由于充分考慮到設(shè)計(jì)中的各個(gè)關(guān)鍵環(huán)節(jié)，基于龍芯2號(hào)處理器的PC104Plus處理器模塊一次性投板并調(diào)試成功。經(jīng)過(guò)實(shí)際測(cè)試，能穩(wěn)定運(yùn)行中科院計(jì)算所為龍芯2號(hào)移植的Linux操作系統(tǒng)和相關(guān)的測(cè)試程序中，并達(dá)到系統(tǒng)設(shè)計(jì)的各項(xiàng)預(yù)期目標(biāo)．現(xiàn)已成功應(yīng)用于一航空電子視頻記錄儀中。經(jīng)過(guò)實(shí)際應(yīng)用表明，該處理器模塊運(yùn)行可靠，可推廣應(yīng)用。