用STATECAD快速設(shè)計有限狀態(tài)機

作者email: zlyadvocate@163.com 數(shù)字系統(tǒng)通常劃分為信息處理單元和控制單元。信息單元主要進行信息的傳輸和運算, 而控制單元的主要任務(wù)是控制信息處理單元的微操作的順序?？刂茊卧膶崿F(xiàn)方式有: 有限狀態(tài)機、控制寄存器和微代碼控制器等。有限狀態(tài)機在時間尺度上對其控制信號進行離散化控制, 利用狀態(tài)轉(zhuǎn)移使控制信號在有限狀態(tài)機的狀態(tài)節(jié)拍控制下變化, 以實現(xiàn)對被控對象的控制。有限狀態(tài)機設(shè)計的關(guān)鍵是如何把一個實際的時序邏輯關(guān)系抽象成一個時序邏輯函數(shù),傳統(tǒng)的電路圖輸入法通過直接設(shè)計寄存器組來實現(xiàn)各個狀態(tài)之間的轉(zhuǎn)換, 而用硬件描述語言來描述有限狀態(tài)機, 往往是通過充分發(fā)揮硬件描述語言的抽象建模能力，通過對系統(tǒng)在系統(tǒng)級或寄存器傳輸級進行描述來建立有限狀態(tài)機。eda 工具的快速發(fā)展，使通過cad快速設(shè)計有限狀態(tài)機自動化成為可能。傳統(tǒng)上在系統(tǒng)級和寄存器傳輸級完成vhdl 的描述主要分以下幾步:(1) 分析控制器設(shè)計指標, 建立系統(tǒng)算法模型圖;
(2) 分析被控對象的時序狀態(tài), 確定控制器有限狀態(tài)機的各個狀態(tài)及輸入.輸出條件;
(3) 應(yīng)用vhdl 語言完成描述。使用xilinx的ise6.1軟件包能加速有限狀態(tài)機設(shè)計，大大簡化狀態(tài)機的設(shè)計過程，實現(xiàn)狀態(tài)機設(shè)計的自動化。下面分析二個簡單的狀態(tài)機設(shè)計實例來介紹使用ise6.1軟件包中statecad來介紹快速設(shè)計有限狀態(tài)機的方法。使用statecad進行狀態(tài)機設(shè)計的流程如下：(1) 分析控制器設(shè)計指標, 建立系統(tǒng)算法模型圖;
(2) 分析被控對象的時序狀態(tài), 確定控制器有限狀態(tài)機的各個狀態(tài)及輸入.輸出條件;
(3) 在statecad中輸入有限狀態(tài)機狀態(tài)圖，自動產(chǎn)生vhdl模型描述，使用statebench進行狀態(tài)轉(zhuǎn)移分析,分析無誤后使用導(dǎo)出vhdl模型塊到ise中進行仿真后綜合，實現(xiàn)到cpld或fpga的映射。設(shè)計人員的主要工作在第一步。第二步，第三步基本上可以通過statecad完成有限狀態(tài)機的自動生成和分析，還可以利用分析結(jié)果來對被控對象的邏輯進行分析，改進，完善系統(tǒng)控制邏輯。下面以一個vcr控制機狀態(tài)機設(shè)計過程來介紹如何使用statecad設(shè)計狀態(tài)機。
vcr控制機描述：外部輸入：
1．powerswitch---------電源開關(guān)
2．stop----------------停按鈕
3．play――――――――播放按鈕
4．record―――――――錄影按鈕輸出狀態(tài)：
1． 有電顯示：電源指示燈亮，播放指示燈滅，錄影指示燈滅；
2． 按播放按鈕，進入播放狀態(tài)，播放指示燈亮，電源指示燈亮，錄影指示燈滅；按停按鈕，退出播放狀態(tài)回到有電狀態(tài)，播放指示燈滅，電源指示燈亮，錄影指示燈滅；
3． 按錄影按鈕，進入錄影狀態(tài)，錄影指示燈亮；按停按鈕，退出錄影狀態(tài)回到有電狀態(tài)；電源指示燈亮，播放指示燈滅，錄影指示燈滅；
4． 電源開關(guān)斷開，電源指示燈滅，播放指示燈滅，錄影指示燈滅；打開statecad，輸入如下的狀態(tài)圖：進行邏輯優(yōu)化（工具自動進行邏輯優(yōu)化）后，使用statebench進行狀態(tài)轉(zhuǎn)移分析。以下是自動狀態(tài)轉(zhuǎn)移模擬波形。也可以進行行為狀態(tài)模擬：如以下動作的模擬波形，按電源開關(guān)上電，按播放按鈕，按播放按鈕，按停按鈕，按錄影按鈕，按停按鈕，電源開關(guān)斷電。綜合以上的模擬波形結(jié)果，可以看到狀態(tài)機安裝指定的狀態(tài)轉(zhuǎn)移圖工作。
導(dǎo)出vhdl模型塊到ise中進行仿真后綜合后可以適配到xc9536-5-pc44芯片，適配結(jié)果如下：宏模塊使用 pterms used 寄存器使用情況 引腳使用情況 iob使用情況
9/36 (25%) 37/180 (21%) 9/36 (25%) 13/34 (39%) 11/72 (16%)進行引腳鎖定后就可以進行編程。
代碼如下：
-- d:\xilinxtutorial\vcrstate.vhd
-- vhdl code created by xilinx"s statecad 6.1ilibrary ieee;
use ieee.std_logic_1164.all;entity vcrstate is
port (clk,playswitch,powerswitch,recordswitch,reset,stopswitch: in std_logic ;
playled,powerled,recordled : out std_logic);
end;architecture behavior of vcrstate is
type type_sreg is (off,play,poweron,recording);
signal sreg, next_sreg : type_sreg;
signal next_playled,next_powerled,next_recordled : std_logic;
begin
process (clk, reset, next_sreg, next_playled, next_powerled, next_recordled)
begin
if ( reset="1" ) then
sreg <= off; playled <= "0";
powerled <= "0"; recordled <= "0";
elsif clk=