CSP技術遭受IC布線困擾 芯片集成方式尋求新突破

如今的半導體布線通過制程的壓縮，先進的工藝，支持更大尺寸的晶片，呈現(xiàn)出單芯片承載更多的功能的趨勢。在數(shù)字電路方面尤其如此，其經(jīng)濟上的費用規(guī)模非常容易被控制：早期的CPU迅速擴張以致包含各種類型的I/O, 緩存，存儲器等等。而其在模擬電路方面依然如此，比如“完全”12位D/A轉換器就要求“真完全”DAC與輸出緩沖器集成然后“真實完全”DAC與內(nèi)置校準電壓源集成。 

最近在與一個主要線性IC商家的會議上，工程師們指出芯片規(guī)模封裝(CSP)技術可能受到IC布線公理的困擾。 

對于CSP，事實上封裝就是模型本身，而且通過與更小規(guī)模級別的集成，幾乎不會或沒有明顯的損害。在CSP中，有限功能，更小的IC將帶來在尺寸，性能以及對市場的反應時間上相比于更大規(guī)模的具有獨特的而美好的切入點。 

只要在還沒有全面的缺點之前，即在通過單功能芯片集成不大于將所有功能集于一身的單芯片時，在芯片上集成較少的功能會帶來其他的好處。通過在一塊芯片上僅僅集成少量模塊或功能代替將所有一切集成到一起，相對于去為了實現(xiàn)大量功能而需要做出折衷，商家可以選擇對于模塊功能已經(jīng)最優(yōu)化的工藝的獨立制造技術。比如，你可以采用最優(yōu)化的低噪聲前端制造技術而采用另一種技術去實現(xiàn)音頻通道的高電壓輸出驅(qū)動。 

具有諷刺意味的是，今天，商家常常為了更好的將各異的半導體技術(如模擬，數(shù)字，精密，快速且穩(wěn)定)與對單一功能模塊的需求相匹配，常常將IC芯片集成于一塊普通襯底上并將其稱之為混成器件。今天，這種混成器件依然在電子世界的狹縫中有其自己的小生存環(huán)境，但是非常狹小。 

為了更長遠的利益，每塊僅有少量功能的IC芯片的市場風險將會更小。更高集成度的器件通常著眼于特定市場，甚至是特定的客戶，但在其他場合的應用價值會很小，但是更小的器件對于一個較大群體的客戶會有較廣的應用價值，他們將可以只挑選那些他們想獲得的功能而放棄不需要的。 

另外，隨著IC功能性的提高商家的技術風險也隨之增加。 

伴隨著技術車輪的前進，工程師常常需要對他們已經(jīng)很好的實踐了多年的設想重新進行評估。隨著芯片規(guī)模封裝技術的發(fā)展，對于系統(tǒng)分區(qū)中的每一塊小功能IC，我們可能會“落在時代的后面”。