強(qiáng)強(qiáng)聯(lián)手打造的CCIX芯片，有什么特點

臺積電與賽靈思(Xilinx)、安謀國際(Arm)、益華電腦(Cadence Design Systems)共同宣布聯(lián)手打造全球首款加速器專屬快取互連一致性測試芯片(Cache Coherent Interconnect for Accelerators, CCIX) ，是采用臺積電的7納米FinFET制程技術(shù)，預(yù)計將于2018年量產(chǎn)。

CCIX是由于電力與空間的局限，資料中心各種加速應(yīng)用的需求也持續(xù)攀升，像是大數(shù)據(jù)分析、搜尋、機(jī)器學(xué)習(xí)(Machine Learning)、無線4G/5G網(wǎng)路連線等，全程在記憶體內(nèi)運行的資料庫做處理、影像分析、網(wǎng)路處理等應(yīng)用，都能透過加速器引擎受益，使資料在各系統(tǒng)元件間無縫移轉(zhuǎn)。

因此，無論資料存放在哪里，CCIX都能在各元件端順利存取與處理資料，不會被資料存放的位置限制限制住，也不需要復(fù)雜的程式開發(fā)環(huán)境。

再者，CCIX可以充分運用既有的伺服器互連基礎(chǔ)設(shè)施，提供更高的頻寬、更低的延遲，以及共用快取記憶體的資料同步性，可大幅提升加速器的實用性以及資料中心平臺的整體效能和效率，并降低切入現(xiàn)有伺服器系統(tǒng)的門檻，改善加速系統(tǒng)的總體擁有成本(TCO)。

另外，該測試芯片目的在于提供概念驗證的矽芯片，展現(xiàn)CCIX的各功能，并證明Arm CPU能透過互連架構(gòu)和芯片外的FPGA加速器同步運作。

值得注意的是，此款測試芯片是采用臺積電7納米制程，將以Arm最新DynamIQ CPUs為基礎(chǔ)，并采用CMN-600互連芯片內(nèi)部匯流排以及實體物理IP。

Cadence角色是為了驗證完整子系統(tǒng)，提供關(guān)鍵I/O和記憶體子系統(tǒng)，其中包括CCIX IP解決方案(控制器與實體層)、PCI Express 4.0/3.0的IP解決方案、DDR4實體層、包括I2C 、SPI、QSPI在內(nèi)的周邊IP，以及相關(guān)的IP驅(qū)動器;且測試芯片透過CCIX芯片對芯片互連一致協(xié)定，可連線到賽靈思的16納米Virtex UltraScale+ FPGA。

臺積電指出，測試芯片預(yù)計在2018年第1季初投片，預(yù)計下半年開始出貨。

賽靈思營運長Victor Peng表示，Virtex UltraScale+ HBM系列方案采用臺積電第三代的CoWoS制程技術(shù)，是目前整合HBM和CCIX快取互連加速的產(chǎn)業(yè)標(biāo)準(zhǔn)。

Arm副總裁暨基礎(chǔ)架構(gòu)事業(yè)部總經(jīng)理Noel Hurley表示，隨著人工智慧(AI)與大數(shù)據(jù)(Big Data)趨勢，異質(zhì)化運算的需求持續(xù)攀高，這款測試芯片展現(xiàn)Arm最新技術(shù)與互連多核加速器如何能在資料中心環(huán)境中進(jìn)行擴(kuò)充，進(jìn)而更快速且輕易地存取資料，促成記憶體資料的同步性。

臺積電研究發(fā)展∕設(shè)計暨技術(shù)平臺副總經(jīng)理侯永清表示，人工智慧與深度學(xué)習(xí)將對包括媒體、消費電子，以及醫(yī)療等產(chǎn)業(yè)產(chǎn)生重大沖擊，臺積電的7納米FinFET制程技術(shù)主打高效能運算(HPC)應(yīng)用，可滿足該市場需求。