3D NAND 閃存高密度發(fā)展,未來將走向何方?
3D NAND Flash Memory(3D NAND Flash,3D NAND 閃存)的高密度發(fā)展正如火如荼地進(jìn)行著。通過增加存儲單元(Memory Cell)在垂直方向上的堆疊(3D堆疊)數(shù)量(Word Line的堆疊數(shù)),3D NAND閃存的高密度化、大容量化已經(jīng)基本得以實(shí)現(xiàn)。通過融合3D堆疊技術(shù)、多值存儲技術(shù)(在1個存儲單元上存儲多個bit的技術(shù)),獲得了具有較大存儲容量的Silicon Die(硅芯片)。
存儲容量達(dá)到1Tbit以上、較大的3D NAND Flash Memory的開發(fā)事例。筆者根據(jù)各家公布的數(shù)據(jù)進(jìn)行匯總的。(圖片出自:pc.watch)
在產(chǎn)品等級中最先進(jìn)的3D NAND閃存最大可以把1Tbit或者1.33Tbit的龐大數(shù)據(jù)存儲到1顆Silicon Die(硅芯片)上。
比方說,通過融合Samsung Electronics的把Word Line(字線)的堆疊數(shù)做到了64層(Intel和Micron Technology通過合作也做到了64層)的技術(shù)、1個存儲單元上存儲了4bit數(shù)據(jù)的QLC(Quadruple-Level Cell)技術(shù),獲得了1Tbit的存儲容量。
此外,東芝Memory&Western Digital合作,融合字線的堆疊數(shù)做到了96層的技術(shù)和QLC技術(shù),開發(fā)了達(dá)到1.33Tbit這一巨大容量的硅芯片。此處的1.33Tbit,在當(dāng)今存儲半導(dǎo)體業(yè)界屬于全球最高值!
當(dāng)前也正在開發(fā)Word Line(字線)堆疊數(shù)為128的3D NAND 閃存。SK Hynix在2019年6月公布,要通過利用128層的制造技術(shù)、每個存儲單元上有3bit數(shù)據(jù)的TLC(Triple-Level Cell)技術(shù),開發(fā)單個硅芯片的存儲容量為1Tbit的3D NAND閃存。這是TLC技術(shù)方面最大的存儲容量!
存儲容量在過去20年擴(kuò)到了1,000倍
回望過去,以往的“平面型NAND(Planer NAND,2D NAND)”閃存主要通過微縮技術(shù)使存儲容量擴(kuò)大到128Gbit,多值存儲方式采用的是MLC(2bit/cell)技術(shù)和TLC技術(shù)。
3D NAND 閃存技術(shù)的實(shí)用化以128Gbit為開端,256Gbit以上的存儲容量被3D NAND“獨(dú)霸”!多值存儲方式采用的是TLC技術(shù),后來QLC技術(shù)也被采用。
▼大容量化的進(jìn)展
首發(fā)的1Tbit超級芯片(#13.1 東芝存儲、Western Digital)
NAND閃存的大容量化進(jìn)展(國際學(xué)會ISSCC上公布的硅芯片)。(圖片出自:國際學(xué)會SSCC執(zhí)行委員會于2018年11月向媒體公布的資料。)
NAND閃存的存儲密度(按照硅的面積來計算的存儲容量)在2001年以后,以每年1.41倍的速度增大,相當(dāng)于3年擴(kuò)大了4倍的存儲容量!令人震驚的是2019年依舊在延續(xù)這一增長速度!
▼閃存集成密度的趨勢
NAND閃存存儲密度的推移(國際學(xué)會ISSCC上公布的硅芯片)。(圖片出自:國際學(xué)會SSCC執(zhí)行委員會于2018年11月向媒體公布的資料。)
但是,時至今日,擔(dān)憂3D NAND閃存未來的呼聲出現(xiàn)在了存儲半導(dǎo)體的研發(fā)團(tuán)體(Community)里。擔(dān)憂的內(nèi)容大致分為2類。
其一,至此,牽引存儲半導(dǎo)體大容量化的字線層數(shù),在不久的將來其發(fā)展會出現(xiàn)“鈍化”,或者說其發(fā)展會達(dá)到極限。其二,QLC方式下的多值存儲技術(shù)是否會達(dá)到極限?存儲單元的Bit數(shù)是否會出現(xiàn)無法再增加的情況?
Samsung公開談到300多層的3D NAND閃存
2019年8月6日,大型NAND廠家相繼公布了消除以上擔(dān)憂的Road Map(產(chǎn)品路線圖)和技術(shù)要素。
今年8月6日,最大的NAND廠商Samsung Electronics公布開始量產(chǎn)SSD,此款SSD搭載了通過單堆棧(Single Stack)形成了136層Memory Through Hole(存儲過孔)的256Gbit 3D NAND閃存。所謂136層的Memory Through Hole(存儲過孔),在層數(shù)方面是歷史最高值。除去Source Line、Dummy Word Line,存儲單元(Memory Cell Storing)的字線層數(shù)為110-120。
此次發(fā)布中,應(yīng)該關(guān)注的是他們提到的通過堆疊3個136層的單堆棧(Single Stack),最終可以堆疊300多層的的存儲單元(Memory Cell)。最大廠商Samsung表示了如此強(qiáng)勢的觀點(diǎn),著實(shí)罕見。
雖然還未明確300層的開發(fā)時間,不過應(yīng)該已經(jīng)著手研發(fā)了。
之前東芝Memory 提到過通過Memory Through Hole(存儲過孔)技術(shù)可能提高字線堆疊數(shù)。在2017年5月的國際學(xué)會IMW上,東芝提到可以實(shí)現(xiàn)200層的2Tbit/Die。2017年5月時間點(diǎn),3D NAND閃存技術(shù)的字線堆疊數(shù)最大達(dá)到64層!我們迎來了在此基礎(chǔ)上增加3倍的Road Map(產(chǎn)品路線圖)!
第二年(2018年)的8月,在閃存半導(dǎo)體的行業(yè)大會FMS(Flash Memory Summit)上,SK Hynix表示,200層不過是一個過渡期,最終實(shí)現(xiàn)500層也是可能的!雖然沒有公布單個Silicon Die的存儲容量,從以往的趨勢來看,應(yīng)該是可以做到4Tbit/Die的堆疊數(shù)。
而且,今年(2019年)的8月6日,SK Hynix在FMS(Flash Memory Summit)上做了主題演講(Key Note),演講中很強(qiáng)勢地提到了其Road Map(產(chǎn)品路線圖):2020年176層、2025年500層以上、2030年800層以上。所謂的800層,理論上,是實(shí)現(xiàn)了8Tbit/Die的堆疊數(shù)。也就是說,用1個芯片(Single Die)就可以獲得1TB!
SK Hynix在FMS(Flash Memory Summit)上做的主題演講(Key Note)中展示的其Road Map(產(chǎn)品路線圖)。(圖片出自:筆者攝影,下同)
多值存儲終于實(shí)現(xiàn)了5bit/cell
8月6日,又發(fā)生了令人震驚的事情!東芝存儲半導(dǎo)體在FMS的主題演講中表示,提高3D NAND閃存的存儲密度的2個技術(shù)要素。
其一,就是多值存儲技術(shù)。東芝表示,正在開發(fā)在一個存儲單元(Memory Cell)上存儲5bit數(shù)據(jù)的“PLC技術(shù)”。據(jù)說,主題演講的聽眾當(dāng)時頗受震驚!
以往的多值存儲方式多采用的是一個存儲單元(Memory Cell)上存儲4bit的數(shù)據(jù)的QLC(Quadruple-Level Cell)技術(shù)。在QLC技術(shù)中,1個存儲單元中寫入了15個等級的閾值電壓。相鄰的閾值電壓的差很小,很難調(diào)整。因此,在多值存儲方式下,QLC技術(shù)達(dá)到了極限。
然而,東芝存儲半導(dǎo)體卻打破了這一認(rèn)知,并展示了1個存儲單元中寫入31個等級的閾值電壓時的實(shí)驗(yàn)結(jié)果。與東芝共同開發(fā)的合作伙伴Western Digital也展示了包含5bit/cell的多值存儲的幻燈片。另外,把QLC改為PLC(注:筆者認(rèn)為,P應(yīng)該是“penta”的縮寫),存儲密度可以提高25%以上。
存儲密度提高2倍的終極手段
另一種技術(shù)是,通過將存儲單元(Memory Cell)的字線(Word Line)分割一半,使每個Memory Through Hole(存儲過孔)的存儲單元(Memory Cell)數(shù)量增加2倍。很明顯生產(chǎn)將會變得十分困難,從理論上看,具有存儲密度會增加2倍的優(yōu)點(diǎn)。
東芝在主題演講中,展示了將字線分割一半的Charge Trap(CT)型的單元(Cell)和Floating Gate(FG)型的單元(Cell)的試做斷面的觀察圖像。
3D NAND閃存的大型廠商的開發(fā)熱情似乎一點(diǎn)兒也沒有降低,超多層、多值存儲、存儲單元的分割等,毫無疑問任何一項(xiàng)都是非同一般的高難度技術(shù),即便如此,也要硬著頭干下去,或許就是這個行業(yè)特征!