基于Nios的GDM12864A顯示模塊控制

隨著微電子技術(shù)的迅猛發(fā)展，各種芯片在體積不斷縮小的同時(shí)，功能卻越來(lái)越強(qiáng)大。FPGA芯片也從最初只有幾千門，發(fā)展到數(shù)百萬(wàn)門的規(guī)模，I／O口由幾十個(gè)發(fā)展至上千個(gè)。在這種資源極其豐富的情況下，F(xiàn)PGA設(shè)計(jì)者不再滿足于僅僅用其來(lái)設(shè)計(jì)簡(jiǎn)單的應(yīng)用系統(tǒng)，而開(kāi)始在一片F(xiàn)PGA上集成一個(gè)完整的電子系統(tǒng)，即SOPC(System On Progratomble Chip)。它通常包括片內(nèi)存儲(chǔ)器和片內(nèi)微處理器。Altera公司針對(duì)其FPGA芯片推出的Nios系列處理器，就是專為SOPC設(shè)計(jì)而開(kāi)發(fā)的，它是Altera Excalibur嵌入處理器計(jì)劃中第一個(gè)產(chǎn)品，它成為業(yè)界第一款可編程優(yōu)化的可配置處理器。本文闡述在SOPC中利用Nios處理器實(shí)現(xiàn)GDM12864A顯示模塊控制的方法。

1 GDM12864A顯示控制器

GDM12864A是帶顯示存儲(chǔ)器的圖形液晶顯示控制器。它的特點(diǎn)是內(nèi)置64×64 b的顯示存儲(chǔ)器，顯示屏上各像素點(diǎn)的顯示狀態(tài)與顯示存儲(chǔ)器的各位數(shù)據(jù)一一對(duì)應(yīng)，顯示存儲(chǔ)器的數(shù)據(jù)直接作為圖形顯示的驅(qū)動(dòng)信號(hào)。顯示數(shù)據(jù)為“1”，相應(yīng)的像素點(diǎn)顯示；顯示數(shù)據(jù)為“0”，相應(yīng)的像素點(diǎn)就不顯示。同時(shí)GDM12864A配備了一套顯示存儲(chǔ)器的管理電路和與計(jì)算機(jī)接口電路，允許計(jì)算機(jī)直接訪問(wèn)顯示存儲(chǔ)器。其具體參數(shù)如下：64×64 b(512 B)的顯示存儲(chǔ)器，其數(shù)據(jù)直接作為顯示驅(qū)動(dòng)信號(hào)，8位并行數(shù)據(jù)接口，64路列驅(qū)動(dòng)輸出，低功耗，在顯示期間功耗最大為2 mW，較寬的工作電壓，Vcc=2.7～5.5 V，Vee=0～-10 V。GDM12864A詳細(xì)指令如表1所示。

500)this.style.width=500;" border="0" />

2 Nios軟核

Nios處理器是Altera公司推出的一個(gè)具有32／16 b精簡(jiǎn)指令集的軟核(Soft Core)CPU，它是面向用戶，可以靈活定制的通用RISC嵌入式處理器，它以軟核的形式交付給用戶，并針對(duì)Altera公司的FPGA專門進(jìn)行了優(yōu)化。用戶可以在Altera公司提供的開(kāi)發(fā)軟件中加載Nios核和相應(yīng)的外圍接口并定義相應(yīng)的指令，然后對(duì)設(shè)計(jì)進(jìn)行綜合并下載到FPGA中就可以方便地定制一個(gè)具有特定功能的嵌入式處理器。用戶可以按照設(shè)計(jì)的需要選擇添加必要的部件，不會(huì)出現(xiàn)資源浪費(fèi)的現(xiàn)象。圖1即為一個(gè)已經(jīng)設(shè)計(jì)完成的基本的Nios系統(tǒng)，它包括了一個(gè)嵌入式系統(tǒng)工作所需要的所有基本端口，其中有ROM和RAM接口，串口，UART，以及系統(tǒng)的時(shí)鐘Clk，另外還有一些外設(shè)接口。

500)this.style.width=500;" border="0" />

3 Nios與顯示模塊的接口電路

利用Nios對(duì)GDM12864A進(jìn)行控制可以有兩種方法：一種方法是將該顯示模塊的接口作為Nios的存儲(chǔ)器或I／O設(shè)備直接掛接到Nios的Avalon總線上，Nios以訪問(wèn)I／O設(shè)備或讀寫(xiě)存儲(chǔ)器的方式對(duì)其進(jìn)行控制。另一種方法是將GDM12864A的接口與Nios的并行端口相連接，Nios通過(guò)對(duì)其端口的操作來(lái)完成對(duì)顯示模塊的控制。這種方式具有時(shí)序簡(jiǎn)單，易實(shí)現(xiàn)的優(yōu)點(diǎn)，可以直接利用軟件完成所有的控制操作。本文將采用第二種控制方式，其接口電路如圖2所示。

500)this.style.width=500;" border="0" />

圖2中DI為寄存器選擇信號(hào)，高電平時(shí)選擇數(shù)據(jù)寄存器，低電平時(shí)選擇指令寄存器；RW是讀寫(xiě)控制信號(hào)，RW為高電平時(shí)Nios可以從顯示模塊讀取當(dāng)前狀態(tài)，為低電平時(shí)Nios向顯示模塊寫(xiě)數(shù)據(jù)或指令；E為使能信號(hào)。由于GDM12864A是128×64像素的顯示屏，顯示時(shí)被分成兩個(gè)區(qū)域分別顯示，所以在進(jìn)行控制時(shí)需要進(jìn)行顯示區(qū)選擇，也就是片選CS1和CS2。DB[7..0]為并行數(shù)據(jù)接口，發(fā)送指令或讀取狀態(tài)都通過(guò)對(duì)它的操作完成。[!--empirenews.page--]

4 驅(qū)動(dòng)程序設(shè)計(jì)

液晶顯示模塊控制需要嚴(yán)格按照其要求的時(shí)序進(jìn)行，如圖3所示為GDM12864A的時(shí)序圖。

500)this.style.width=500;" border="0" />
 

GDM12864A顯示屏由左右兩區(qū)組成，進(jìn)行控制的時(shí)候也需要分開(kāi)控制兩區(qū)，本文僅給出左區(qū)寫(xiě)指令子程序和寫(xiě)數(shù)據(jù)子程序，其他操作都與其類似或可以在此基礎(chǔ)上實(shí)現(xiàn)。寫(xiě)指令和數(shù)據(jù)的程序流程圖如圖4所示。

500)this.style.width=500;" border="0" />

寫(xiě)指令子程序：

寫(xiě)數(shù)據(jù)子程序：

500)this.style.width=500;" />

上述程序完成了LCD控制中最基本的寫(xiě)命令和寫(xiě)數(shù)據(jù)的操作，其他的操作都可以依據(jù)他們來(lái)完成。其中Delay()函數(shù)是延時(shí)子程序，lcd_busytest()是液晶控制器狀態(tài)查詢子程序。

5 結(jié) 語(yǔ)

本文介紹了一種利用嵌入式軟核處理器控制LCD的方法，并給出了硬件接口電路和軟件設(shè)計(jì)實(shí)例，從而將整個(gè)電子系統(tǒng)包括顯示控制完全用一塊FPGA芯片實(shí)現(xiàn)。Nios系列嵌入式軟核處理器具有性價(jià)比高，簡(jiǎn)單靈活的特點(diǎn)，非常適合于SOPC系統(tǒng)設(shè)計(jì)，市場(chǎng)應(yīng)用前景廣闊。