Altera2012年終回顧：成功的28納米產(chǎn)品

近日，Altera在北京對媒體舉辦了2012年終回顧，Altera市場部經(jīng)理劉斌不但總結(jié)了Altera在2012年取得的成就，同時Altera技術(shù)支持團隊以實際demo為例，展示了Altera產(chǎn)品是如何做到創(chuàng)新與高性能的。

以下是Altera劉斌的演講，有刪改。

今天主題叫做“成功的28納米產(chǎn)品”，其中包括了我們?nèi)€產(chǎn)品，其中最重要的一點是我們在28納米的FPGA產(chǎn)品，包括高端的Stratix，中端的Arria，低端的Cyclone都已經(jīng)進入量產(chǎn)和發(fā)貨階段。而且從試產(chǎn)到量產(chǎn)的階段是有史以來最快的。

我們在28納米產(chǎn)品全面進入量產(chǎn)的同時，我們也兌現(xiàn)了28納米上面實現(xiàn)一些技術(shù)創(chuàng)新的承諾，比如我們在業(yè)界最先推出來28G的收發(fā)器在FPGA中的集成，我們也最先得到PCIe第三代硬核的支持，在Stratix V的芯片里。我們提供了一個新的技術(shù)方向叫做CVP，支持FPGA通過PCIe協(xié)議進行加載的方法，在整個行業(yè)里也是領(lǐng)先的。

在2012年我們也同時宣布了20納米上的路標(biāo)，既向行業(yè)承諾邁向管芯融合的新步伐。除了率先推出這些技術(shù)的指標(biāo)及產(chǎn)品，Altera還向業(yè)界提供了一些獨一無二的解決方案。

第一個是針對SoC以及嵌入式系統(tǒng)，我們是業(yè)界唯一推出基于ARM DS-5的Altera定制版本FPGA的處理工具，叫ARM DS-5的Altera版本。

針對SoC FPGA，大家理解在FPGA行業(yè)里面，集成更多的處理器，集成更多的其他功能是一個發(fā)展方向，在這方面我們的領(lǐng)先地位主要是通過架構(gòu)上進行創(chuàng)新，在架構(gòu)上提供一些更優(yōu)越的特性來實現(xiàn)。SoC的FPGA的Altera的體系架構(gòu)我們下面會有詳細的內(nèi)容介紹。而這顆芯片現(xiàn)在已經(jīng)開始向客戶進行供貨了。

第二個事件是Altera公司前瞻性地投入到OpenCL的發(fā)展領(lǐng)域，我們提供了OpenCL最新的Beta軟件，針對一些新的市場領(lǐng)域，新的市場應(yīng)用而言，它可以提供一個比較高的系統(tǒng)性能，也讓工程師可以用很快的時間進入到應(yīng)用FPGA做計算加速的應(yīng)用場景里面。

第三，是Altera在收發(fā)器技術(shù)上一直是處于長期持續(xù)性的技術(shù)優(yōu)勢。在收發(fā)器上我們提供最高的數(shù)據(jù)速率，最低的功耗水平，同時我們也提供一些特殊的或者是更高級的信號轉(zhuǎn)型的功能。通過這些功能我們可以有效地支持客戶在一些復(fù)雜、困難的場景里面進行應(yīng)用。

如果看2012年在我們產(chǎn)品上的重要目標(biāo)和重要的里程碑，這個圖表上面，靠上面一側(cè)是芯片方面的重要發(fā)布。Stratix V的產(chǎn)品大家知道在2011年4、5月份的時候我們開始提供工程樣片，這也是28納米整個行業(yè)里面比較早的。在2012年第一季度我們這個高端系列進入到量產(chǎn)的階段，這個過程大概花了不到一年的時間，在以往歷史也是最快的一次，所以28納米產(chǎn)品快速地進入成熟，是我們重要的一個成績。

有了在高端產(chǎn)品上的基礎(chǔ)之后，Arria的產(chǎn)品在2012年8、9月份的時候進入到量產(chǎn)階段，相對于它的工程樣片，最早一顆是在2011年11、12月份，這個過程大概花了三個季度的時間，比Stratix V更快。如果看低端的Cyclone V，從它的工程樣片到它的量產(chǎn)芯片的過程，大概只花了6個月的時間。所以這是我們一代產(chǎn)品利用一個工藝節(jié)點向前演進的過程中我們不斷地學(xué)習(xí)，不斷地改善。

實際上我們的驅(qū)動力是來自于用戶強烈的需求，非常快的要求就是客戶希望我從以前的產(chǎn)品中演進到最新工藝技術(shù)、最新的節(jié)點上。在Stratix V上面我們一年以內(nèi)就達到了工程樣片到量產(chǎn)芯片的轉(zhuǎn)移，我們并不只是說把生產(chǎn)能力提升到量產(chǎn)過程。實際上我們有了量產(chǎn)能力之后，我們可以向市場提供更多的價值，比如我可以在量產(chǎn)芯片，在有批量的情況下，針對一些場景做特殊的驗證和測試，然后我們提出基于批量產(chǎn)品的特征報告。

舉個例子，如果我們在背板連接的場景下面，在出廠測試的時候沒有辦法進行測試的，因為你需要把芯片裝到板子上，你也需要有背板的環(huán)境，也需要有溫度循環(huán)，做整個系統(tǒng)集成之后，我們才可以進行相關(guān)的測試。但我們有了批量的芯片，我們做了成批的板子出來，把放到測試環(huán)境中，得到一個批量數(shù)據(jù)回來，我們也是這個行業(yè)里面現(xiàn)在獨一一家可以真正提供這樣批量數(shù)據(jù)的廠商。我們的用戶當(dāng)然從中可以得到很多的價值。

我們在2012年年以的時候有SoC工程樣片發(fā)布，就是我們今天帶來的技術(shù)演示。在2013年的時候我們這個產(chǎn)品也會逐步進入量產(chǎn)。Arria V或者Cyclone V的全面量產(chǎn)，基本上在今年上半年就會結(jié)束。Stratix V已經(jīng)開始量產(chǎn)了。

在軟件方面或者是開發(fā)工具方面來講我們每年都有Quartus的新的發(fā)布，當(dāng)然Quartus 12.0和12.1目標(biāo)是來支持28納米的產(chǎn)品，所以你必須有軟件，才能讓FPGA很好地工作起來。這是我們在Quartus上的一個重要目標(biāo)并且得到實現(xiàn)的。

另外我們剛剛提過的兩個獨有的Altera的特殊的投入產(chǎn)出，一個是在去年四季度的時候我們在業(yè)界首款推出了支持FPGA開開發(fā)的OpenCL的開發(fā)工具，這樣對底層不是非常了解的客戶，就可以非常快地開發(fā)利用FPGA做計算加速的功能。另外在跟ARM的合作來講，我們利用ARM的DS-5自適應(yīng)的開發(fā)套件提供了一個Altera的版本，這個在整個ARM的各個伙伴中講我們是獨一的一家。向我們用戶提供的是資源最豐富、功能對豐富的開發(fā)套件。

Stratix V在今天的用戶環(huán)境里面，特別是在我們中國用戶身上，我們現(xiàn)在的基數(shù)是非常高的。我們目標(biāo)的市場原來在有線通訊100G、40G甚至400G這樣一些高端的數(shù)據(jù)通信或者是光互聯(lián)，在這些方面的一些要求。在這些方面來講，我們目前的市場接受度是非常非常高的，因為Stratix V已經(jīng)證明自己在高端FPGA具有領(lǐng)先的優(yōu)勢。包括數(shù)據(jù)中心，大規(guī)模的運算場景等應(yīng)用中，Stratix V同樣得到很多的應(yīng)用。

Arria V作為中端的產(chǎn)品，我們最早推出來Arria GT的型號。在中端產(chǎn)品向高端產(chǎn)品過渡的時候，我們有些客戶對于中端的產(chǎn)品有些特別的要求，他要求我們在提供非常高的性能的同時也能夠提供一個相對比較好的成本的水平。所以我們在去年做了一個很重要的決定，我們在Arria V上面增加了一個系列叫做Arria V GZ，作為填補中端應(yīng)用向高端應(yīng)用之間所存在的縫隙，這個過程會被Arria V GZ所填補。這個產(chǎn)品非?？斓臅r間進入量產(chǎn)，實際上它跟GX和GT一樣，都是現(xiàn)在我們Arria V的量產(chǎn)型號。Arria V整體來講差不多有超過四分之三的型號都已經(jīng)在量產(chǎn)，各種各樣的組合，各種各樣的封裝，所以實際上是一個非常成熟的產(chǎn)品。

Arria V的應(yīng)用場景主要在于我們的廣播或者廣播系統(tǒng)，或者我們的無線系統(tǒng)或者是基帶或者是射頻系統(tǒng)里面。這些方面用戶需要比較高的效能，同時他也需要成本和功耗的平衡，所以Arria V的目標(biāo)主要是提供在功耗、成本和性能方面均平衡的一款產(chǎn)品。

Cyclone V作為我們期待的最大規(guī)模的市場容量的產(chǎn)品。這個產(chǎn)品客戶的要求是盡快好用，我們大概6個月的時間里面就完成了從最早的芯片到量產(chǎn)的過程，向客戶提供最低的成本以及最低的功耗。它現(xiàn)在被廣泛地應(yīng)用在遠端射頻模塊這種無線上面的射頻單元上面，包括我們在一些其他的行業(yè)，一些工業(yè)方面其他的應(yīng)用領(lǐng)域里面都有我們的應(yīng)用。

除了高中低端的FPGA之外，我們也在考慮怎么樣擴展FPGA的應(yīng)用領(lǐng)域。第一個能夠想到的最直觀的答案就是SoC的產(chǎn)品。Arria V或者是Cyclone V我們都會有SoC產(chǎn)品，大家看到我們圖表上寫出來的Cyclone V的SoC是第一顆已經(jīng)開始提供芯片、提供解決方案的這么一個系列。這個系列成長非常快，原因是我們在業(yè)界提供虛擬目標(biāo)品臺，我們給客戶的價值是你在你的硬件系統(tǒng)還沒有準(zhǔn)備之前，沒有好之前，我就可以允許你開始希望軟件的研發(fā)和開發(fā)，將來可以無縫地過渡到硬件系統(tǒng)里面。實際上我們自己就是一個最好的例子，我們就利用了這樣的優(yōu)勢，所以當(dāng)Cyclone V SoC芯片出來之后，我們的軟件和IP已經(jīng)相當(dāng)程度上準(zhǔn)備好了，以最快的速度，我們說起來可能是在一天或者是幾天之內(nèi)的時間里就完成了整個新的一代新片、新的板子、新的操作系統(tǒng)啟動的過程。所以這個就利用了我們的工具，利用了我們提供給客戶的價值，實際上也是我們自己在內(nèi)部研發(fā)過程中所得到的價值。

所以這個產(chǎn)品上面講，我們目標(biāo)市場是傳統(tǒng)上FPGA會涉及但是可能沒有辦法完全解決問題的那些市場，甚至是全新的市場。我們這邊舉了個例子，在馬達控制方面，我們相信SoC FPGA應(yīng)該會給我們帶來更多的新的市場應(yīng)用。

總結(jié)我們在28納米產(chǎn)品上的技術(shù)應(yīng)用，實際上我們發(fā)現(xiàn)Altera的優(yōu)勢在幾個方面。第一個在我們產(chǎn)品技術(shù)革新上面，我們有性能，有功耗方面的優(yōu)勢。另外我們也在不斷地考慮在新的市場上拓展，提出一些新的產(chǎn)品形態(tài)出來。考慮到產(chǎn)品的性能或者是功耗，我們這邊也有一些例子來說明。

第一個我們今天的實體真實里面會有28G的收發(fā)器的展示，這邊是指的芯片間互聯(lián)的收發(fā)器。這種收發(fā)器我們是第一個向市場提供量產(chǎn)的芯片，可以支持28G的收發(fā)器進入量產(chǎn)的過程。它在行業(yè)應(yīng)用里面支持最新的CFP2新的光模塊，相對原來傳統(tǒng)的CFP的光模塊，可以在功耗和成本上同時會有一個很大的成本降低，對于客戶來講是非常新、非常必要的應(yīng)用。

在Stratix V上面我們也提供14.1G的背板連接。14.1G是Altera獨有的速率，我們從600兆直接支持到14.1G，相對我們競爭對手來講它的速度會高一段，高一段意味著你可以覆蓋一些新的應(yīng)用場景。如果大家看到我們最近在中國網(wǎng)站上的新聞發(fā)布，我們在成熟市場上有一些新的應(yīng)用的例子，這些例子來自以我們在收發(fā)器上面覆蓋新的協(xié)議的支持。當(dāng)然我們后面有一些高級的特性，有一些產(chǎn)品測量測試的方法，但是最根本地來講我們在量產(chǎn)芯片的級別上，就是我們今天反復(fù)強調(diào)給大家的，在量產(chǎn)芯片的級別上向大家提供這些優(yōu)勢。所以這些不是只是在實驗室環(huán)境給客戶的一個簡單的例子，而是說我們在批量的水平上向客戶進行保證。

[!--empirenews.page--]

有了批量的產(chǎn)品水平，實際上我們還可以多做一些新的附加價值的方式。比如Stratix V上面，我們?yōu)榱吮ＷC同樣性能的情況下，向客戶提供一個跟低功耗的版本，我們的用戶不需要修改它的系統(tǒng)，但是可以降低系統(tǒng)運行的功耗，使得整個系統(tǒng)運行的成本更低。這個是我們在Stratix V上面提供的一個新的級別，是一個低功耗的產(chǎn)品。

如果說在收發(fā)器方面的優(yōu)勢，我想大家已經(jīng)看到類似的東西了，就是我們Altera的優(yōu)勢在哪里?在于我們通過十來年收發(fā)器研發(fā)團隊的積累，大家知道模擬相關(guān)的設(shè)計通常需要很多的經(jīng)驗。我們在2003年向市場發(fā)布了第一代Stratix I GX產(chǎn)品系列，提供我們最早集成收發(fā)器產(chǎn)品。到后面一代代過來，一直到2010年我們向市場推出它的測試芯片，支持到我們新的28納米的收發(fā)器上面，到我們現(xiàn)在可以提供量產(chǎn)芯片。我們很快會提供向下一代演進的收發(fā)器，收發(fā)器技術(shù)會不停地向前演進，我們也會利用自己的資源、自己的經(jīng)驗不斷地讓這個市場得到最新收發(fā)器的技術(shù)。

在28納米的產(chǎn)品上面，收發(fā)器的特點在于它其實適應(yīng)了市場最新的要求，背板技術(shù)需要從3G、6G的平臺轉(zhuǎn)移到10G或者是10G以上的過程，在這個過程里面，我們針對于實際以太網(wǎng)的背板標(biāo)準(zhǔn)，我們把它的速率提升到12.5G，目前在市場上也是最高的支持速率。達到這個目標(biāo)，采用的一些技術(shù)包括在發(fā)送側(cè)、接收側(cè)做了一些均衡器，來改變面向背板的信號水平功能，發(fā)送的預(yù)加重，接收的線性均衡，或者是決策反饋均衡。對于客戶來講一個特別有意義的功能在于，因為你有了這么多均衡器在收發(fā)器的結(jié)構(gòu)里，實際上你從電路板上很難提取一個眼圖信號說我的通道的質(zhì)量是不是夠好，所以我們在均衡器之后附加了一個管芯儀表，我們叫做IQ的功能，我可以在我的FPGA已經(jīng)對于通道的信號衰弱進行補償之后，再把它的眼圖取出來，讓用戶有一個了解說我通道質(zhì)量到底是不是夠好，我是不是有足夠的預(yù)量讓我的系統(tǒng)更安全地運行。所以這個技術(shù)其實是行業(yè)發(fā)展的方向，越來越多的管芯儀表會集成在FPGA或者是其他的芯片里。

在性能演進的過程中，其實客戶不停地需要你必須要提供一個足夠好的功耗水平。如果和我們最接近的競爭對手相比，我們的收發(fā)器除了性能本身比較好之外，我們也會提供一個更低的功耗，這邊有一個直觀的圖表對比，可以看到在不同的數(shù)據(jù)處理上面，我們會提供高達50%甚至更高的功耗的節(jié)省水平，這個是很重要的技術(shù)優(yōu)勢。如果我們考慮到客戶的具體應(yīng)用，大家要理解實際上今天應(yīng)用場景里面會有非常多的高速的收發(fā)器會使用到，即使在一個通道上面你的節(jié)省大概是幾十個毫瓦的功耗，如果你10個通道、20個通道，比如說60個、80個通道，我們能夠節(jié)省的功耗是非常非常多的，你這邊只是給得到一個簡單的案例，如果基于一個100G的背板接口，你實際上可以拿到相當(dāng)于30%的功耗節(jié)約在這收發(fā)器上面。

討論完性能和功耗上面的優(yōu)勢之后，我希望在這邊給大家一個簡單的介紹，就是我們新的技術(shù)領(lǐng)域、新的產(chǎn)品形態(tài)的發(fā)展。

第一個最重要的當(dāng)然是SoC FPGA，SoC FPGA目前我們已經(jīng)開始發(fā)售Cyclone V的第一個器件，110K邏輯單元的器件，這個器件就像我們今天展示的，實際上它的進展是非常快的，用戶已經(jīng)可以很快地在上面開發(fā)他們自己的系統(tǒng)。我們講過Cyclone V SoC FPGA的技術(shù)優(yōu)勢在于我們提供了一個特殊的或者是更先進的架構(gòu)，架構(gòu)上面的優(yōu)勢比如說我們提供32位的ECC，如果你是嵌入式系統(tǒng)，安全保護會是很重要的用戶要考慮的問題。

32位ECC現(xiàn)在保護了用戶數(shù)據(jù)的完整性。在存儲器接口上面，這些控制器上面我們也內(nèi)置了存儲器的保護功能，保護我的數(shù)據(jù)完整性，保護應(yīng)用的高可靠性。

我們在SoC FPGA里面提供了非常靈活的啟動方式，你可以允許SoC，就是我們ARM處理器系統(tǒng)先啟動，然后加載FPGA，你也可以允許我的FPGA先加載，然后不在乎我的存儲處理器的系統(tǒng)，這是Altera的特點。所以用戶的系統(tǒng)可以定制得非常靈活，靈活性正好也是我們FPGA向產(chǎn)業(yè)提供的最重要的價值。我們還有一個很重要的特點，我們有集成PCIe硬核在低端的SoC產(chǎn)品里面。我們有非常多的用戶喜歡這一點，因為在很多應(yīng)用領(lǐng)域里面PCIe作為你的控制通道，非常好控制，不需要很高的速率，但是你可以很容易地跟其他系統(tǒng)進行互聯(lián)。

這邊列出來的幾點是我們SoC FPGA在機構(gòu)上的獨到優(yōu)勢，也因為這一點有很多用戶非常喜歡我們SoC的產(chǎn)品，增長得非?？臁Ｌ摂M目標(biāo)這軟件我剛才已經(jīng)提過，我們建議我們的客戶用，我們自己也在用，極大地節(jié)省了我們開發(fā)時間，系統(tǒng)的速度非?？臁?/p>

其他的軟件還包括在Quartus上面我們推出新的Qsys的套件。Qsys的這個模塊主要是針對一個比較復(fù)雜的系統(tǒng)集成，所以我們在FPGA或者是SoC FPGA的開發(fā)過程中，可以利用Qsys這個軟件非?？斓匕迅鞣N各樣的IP組合起來，構(gòu)成一個系統(tǒng)級的解決方案。虛擬目標(biāo)我們剛才已經(jīng)提過了。Altera版的ARM DS-5，這個是業(yè)界獨有的東西，這是我們和ARM合作水平深度的證明。它是業(yè)界第一款，也是唯一一款FPGA自適應(yīng)的嵌入式軟件包。它的功能是非常非常豐富的，遠遠比一般的開發(fā)工具要豐富得多。

OpenCL是FPGA領(lǐng)域向新的領(lǐng)域擴展的一個重要的里程碑。大家可能比較了解在這個行業(yè)里面云計算這樣非常熱的話題，實際上OpenCL就是面向云計算的非常重要的步驟。如果我們計算方面的開發(fā)者或者是產(chǎn)品經(jīng)理他們需要FPGA對于運算進行一些加速時候，不需要真正介入FPGA的細節(jié)，可以在很高層面的開發(fā)上完成，利用FPGA進行加速整個開發(fā)過程，而且它是一個開放平臺。所以FPGA對于高層來講，對于處理器來講實際上是一個透明的過程，你可以非常快地完成整個系統(tǒng)的構(gòu)架。

所以綜上我們比較短的時間過了一下在28納米上取得的成績，當(dāng)然2013年我們會完成整個28納米的輸出。而且我們也在考慮下一代的產(chǎn)品會是什么樣子。我相信大家看了這張圖，我們對下一代的產(chǎn)品，希望針對于硅片融合，就是管芯融合會有一個新的階段，這個階段里面可能包括我們圖上畫出的幾個方面。

我們有新一代的SoC，怎么樣把處理器集成到FPGA中。我們會有全新的DSP處理方面的改進，比如我們針對于浮點運算會有一些新的推動。收發(fā)器方面來講當(dāng)然是更高的速率，更復(fù)雜的應(yīng)用場景。還有一個很重要的就是我們在考慮3D封裝的技術(shù)，怎么樣可以讓更多不同架構(gòu)的IC集成在同一個封裝里面，向用戶提供一個既包含靈活性，也包含效率的這么一種新的芯片形式。當(dāng)然ASIC是我們在看的一個很重要的發(fā)展市場。還有我們剛才提過的OpenCL在2013年以及以后的時間里，我們會不停地推動這個市場向新的領(lǐng)域進行發(fā)展。

我們希望FPGA的市場可以擴展得更大、更好一點。

Altera 2012 年在 28-nm 方面的重要里程碑包括：

 3 月，開始交付業(yè)界第一款高性能 28-nm Stratix® V FPGA，率先在眾多的應(yīng)用中實現(xiàn)了創(chuàng)新，其中包括 28Gb/s收發(fā)器、精度可調(diào)DSP模塊、PCIe Gen 3、協(xié)議實現(xiàn)配置(CvP)等

 9 月業(yè)界首次開始成品發(fā)售 28-nm FPGA 系列所有三種產(chǎn)品，包括Stratix® V、Arria® V和 Cyclone® V 器件，進一步加強在 28-nm 領(lǐng)域的領(lǐng)導(dǎo)地位

 11 月，宣布業(yè)界首款支持 FPGA 的 OpenCL 工具——進一步加速了 FPGA 在異構(gòu)系統(tǒng)中的應(yīng)用

 12 月，首次發(fā)售 28 nm SoC 器件，在一片器件中同時實現(xiàn)了雙核 ARM® Cortex™-A9 處理器系統(tǒng)和 FPGA 邏輯，彰顯在 SoC FPGA 架構(gòu)方面的領(lǐng)導(dǎo)地位

 聯(lián)合 ARM開發(fā)業(yè)界首款適合 FPGA 的嵌入式軟件開發(fā)工具包 —— Altera版 ARM® DS-5,實現(xiàn)了Altera SoC器件的FPGA自適應(yīng)調(diào)試功能

[!--empirenews.page--]

Altera 最新一代FPGA應(yīng)用Demo展示

• Stratix® V GT收發(fā)器信號完整性(SI)開發(fā)套件

o 業(yè)界唯一集成28Gb/s收發(fā)器的量產(chǎn)FPGA

o 可與 CFP2 光模塊實現(xiàn)互操作，從而支持實現(xiàn)下一代100-Gbps 網(wǎng)絡(luò)

通過一個示波器看28G的近端眼圖。當(dāng)然我們也會有一些噪聲的測量情況。另外我們下面還有一塊板子上面是我們28G的信號通過PCB走10個英寸長度，還回以后可以檢測誤碼。所以這個利用我們管芯儀表功能，可以檢測我們通過一段PCB走線以后，回來的誤碼到底是什么樣的水平。

 

 

• Stratix V GX收發(fā)器信號完整性(SI)開發(fā)套件

o 唯一支持14.1Gbps背板的收發(fā)器

o 為電信號兼容性測試和互操作性分析提供了平臺

14.1G數(shù)據(jù)信號經(jīng)過背板的能力，大家看到那邊有兩塊子卡，通過SMA的變板連接到我的開發(fā)板上，構(gòu)成了一個還回通道。下面是走的30英寸的底板的長度。加上兩側(cè)還有一些子卡出來。所以在14.1G上面，我們是業(yè)界真正提供這個數(shù)據(jù)速率的唯一一家FPGA的廠商，我們可以跨越一個比較長的背板回來。這是我們背板的重要證明。

 

 

• Arria V GX 入門套件 和Arria V GX/GT/GZ FPGA 開發(fā)套件

o 提供了全面的設(shè)計環(huán)境，包括立即開發(fā)低成本 FPGA 應(yīng)用所需要的全部硬件和軟件，確保了產(chǎn)品的性能和功耗

o 提供最大帶寬，最低的總功耗來滿足遠程射頻單元、10G/40G線路卡以及廣播演播設(shè)備等中端應(yīng)用

 

 

• 具有 PCIe 和DDR3 增強IP的 Cyclone V GX/GT開發(fā)套件

o 具有預(yù)驗證 IP，可幫助最終用戶加速系統(tǒng)開發(fā)，減少更多邏輯單元

o 采用Avalon Memory Mapped架構(gòu)，自動生成 PCIE TLP編/解碼邏輯，極大地縮短工程開發(fā)時間

Cyclone V的演示有一個很重要的要點，Cyclone V是低端芯片里面同時集成PCIe的硬核，也同時集成DDR3控制器的硬核。所以這個演示正好是PCIe和DDR3這兩個硬核的集合，通過DMA的方式讓它的流量達到最大，所以它主要是流量的演示。

 

 

• 低功耗、低成本Cyclone V SoC FPGA 開發(fā)套件

o 支持32 位糾錯碼(ECC)，保證整個嵌入式系統(tǒng)的數(shù)據(jù)完整性

o 面向產(chǎn)品應(yīng)用包括無線通信、工業(yè)、視頻監(jiān)控、汽車和醫(yī)療設(shè)備市場等等市場

 

 

• FPGA業(yè)界首款軟件開發(fā)套件支持 OpenCL™ 開發(fā)環(huán)境

o 開放計算語言(OpenCL™)編程模型與Altera的并行FPGA體系結(jié)構(gòu)相結(jié)合，提高異構(gòu)平臺的并行處理能力。

o 滿足很多市場領(lǐng)域?qū)νㄟ^并行軟件編程來提高性能、加速產(chǎn)品面市的需求，包括計算機和存儲、軍事、醫(yī)療和廣播等市場

一個PC主機，里面插了一個基于PCIe的FPGA卡。它主要演示如何在高層設(shè)計上面利用CPU進行運算的，以及對FPGA進行加速運算，可以看到在圖像處理方面一個很大的性能差異，但這個還不是我們價值的全部。我們真正的價值在于從客戶開發(fā)角度出發(fā)，他其實不需要希望有一顆FPGA在里面，完全基于OpenCL的高層設(shè)計進行開發(fā)。開發(fā)完成以后，我們的開發(fā)工具會自動調(diào)用到FPGA的過程。它不需要知道了解VHDL語言，不需要知道怎么樣做持續(xù)終結(jié)的過程，都不需要，就可以非?？斓叵硎艿紽PGA加速的優(yōu)勢。所以這是在計算方面的重要的演進。

 

 

 

[!--empirenews.page--]

 

關(guān)于Altera 28nm產(chǎn)品的Q&A

能否詳細介紹一下管芯融合技術(shù)?

管芯融合是Altera向業(yè)界提出來的我們的一個目標(biāo)，希望FPGA向客戶提供可編程性的同時，我們可以集成更多異構(gòu)的IC到同一個芯片里面?？蛻艏刃枰狥PGA有靈活性，也需要比如說ASIC來實現(xiàn)一些高效的處理，以及一些低功耗的要求，ASIC功耗都比較低，他有可能需要處理器，也可能需要數(shù)字信號處理，也可能需要有一些之前大家很感興趣的光互聯(lián)的互聯(lián)技術(shù)等等的。管芯融合是所有這些東西放到一起作為一個概念，我們會一代一代不停地演進。28納米也包括管芯融合的技術(shù)，比如說我們SoC FPGA，20納米我們會有更多的集成。

Altera目前的3D集成技術(shù)進展如何?

集成的一個基礎(chǔ)就是我們剛剛講過的3D封裝的技術(shù)。因為3D封裝可以允許我們在不同的硅片之間，不同的IC之間有更多的互聯(lián)的管腳，同時它也降低你互聯(lián)的功耗，也降低你互聯(lián)的成本，因為你不需要驅(qū)動很遠，你的成本可以得到降低。3D封裝其實是我們在20納米產(chǎn)品上看的一個非常非常重要的技術(shù)。大家比較熟悉的是我們跟TSMC有公開發(fā)布的芯片在晶圓上在基板上測試的引擎，這個測試的引擎已經(jīng)比較完備，我們已經(jīng)有樣片出來了。所以實際上它解除了我們在生產(chǎn)，在測試方面的后顧之憂。所以3D封裝技術(shù)本身在技術(shù)實踐上來講是已經(jīng)可以進行的一件事情。

下一步怎么辦?在于我們面向的市場需求，到底要不什么樣的東西放到一起。我相信你們很快會看到我們新的產(chǎn)品形態(tài)，這個就是利用3D融合的技術(shù)。

從工程樣片到量產(chǎn)時間不短縮減的過程中，主要的挑戰(zhàn)或者是困難是什么?

在工程樣片向量產(chǎn)樣片進行演進的過程中，其實它的流程在每一代產(chǎn)品上是比較類似的，你要做類似的生產(chǎn)和測試等等的。但是每一代產(chǎn)品，每一個工藝節(jié)點的挑戰(zhàn)是不一樣的，因為你不斷地演進到新的工藝節(jié)點，有一些新的效應(yīng)可能在半導(dǎo)體生產(chǎn)過程中出現(xiàn)出來，你必須以非?？斓臅r間能夠反應(yīng)這樣新的變化。我們的優(yōu)勢在于我們跟TSMC有十幾、二十年的合作關(guān)系，我們真的了解我們的供應(yīng)商是什么樣子的，我們的合作伙伴是什么樣子的。他們也真的了解我們產(chǎn)品，我們研發(fā)的流程是什么樣的，可以使得我們的沉淀輸出超越我們競爭對手。如果真的總結(jié)出來，這是我們發(fā)現(xiàn)的非常非常重要的優(yōu)勢，我們可以借助的。

2013年Altera下一代產(chǎn)品其中有一項是DSP，未來FPGA在計算方面有什么發(fā)展?

實際上DSP的融合我們剛剛提過，在2013年或者以后一直是我們看的其中一個希望選項，我們并沒有說出的產(chǎn)品一定是結(jié)合DSP處理器芯片的產(chǎn)品。在FPGA里面集合DSP的處理模塊已經(jīng)有很多年的過程。

在20納米宣布的過程里面，大家如果看到我們的新聞稿會發(fā)現(xiàn)，在20納米上面我們非常強調(diào)浮點運算上面新的改善。浮點運算的性能可能真的達到和定點運算性能相接近的處理水平。這個在很多新的領(lǐng)域，比如運算的領(lǐng)域，或者非常高速的數(shù)字信號處理領(lǐng)域里面，或者一些非?？焖俚剡M入市場領(lǐng)域里面都會有很多的幫助，這個是已經(jīng)確認的集合。

能否詳細介紹下管芯儀表技術(shù)

管芯儀表的意思是內(nèi)置于FPGA芯片，本身這個是行業(yè)的概念，不是只有FPGA才有的。在芯片里面集成一些儀表測量的功能。我們在這一代產(chǎn)品里面提供，包括在40納米上也有提供，就是在均衡后提出眼圖的功能。

28納米的加強主要是提供二維的眼圖。下一代產(chǎn)品我們可能還會進一步增強這方面的功能。但是要強調(diào)的是這個是市場的趨勢，本身在系統(tǒng)里面就非常復(fù)雜了，所以在芯片內(nèi)部的測量可以有效地幫助客戶非?？斓剡M行調(diào)試，非?？斓赝瓿僧a(chǎn)品量產(chǎn)化的過程。這個甚至在它的產(chǎn)品到最終客戶那邊運行的過程中還可以繼續(xù)借用這個優(yōu)勢，可以不停地監(jiān)控我這個系統(tǒng)是不是夠安全，是不夠穩(wěn)定，這是一個重要的發(fā)展方向。管芯儀表在我們這個產(chǎn)品里面詳細的技術(shù)指標(biāo)可以參照我們的產(chǎn)品手冊。最重要的是這個概念，它要不停地向前演進。

它和均衡是相對獨立的概念，均衡是提高我的性能，而管芯儀表是隨時可以檢查到這個性能是不是夠好，包括它還有多少的余量可以繼續(xù)惡化或者改進。

它可以通過FPGA通用的數(shù)據(jù)端口再讀回出來。所以如果系統(tǒng)里面有任何主控它可以管理。如果在SoC系統(tǒng)里面，你實際上可以用SoC CPU直接管理。

對于同一款器件，采用OpenCL對整體代碼的效率和FPGA性能發(fā)揮有什么影響?

一個新的開源語言出來之后，大家可能會說它除了帶新的東西以外，和成熟的系統(tǒng)相比有沒有相同效率?這個問題我們可以這樣來看。舉個例子，像C語言剛剛出來的時候，可能大家會比較C語言和匯編的關(guān)系，我C語言是不是能同樣的高效?現(xiàn)在很多人問的問題是，現(xiàn)在除了最最基本的概念以外，都不會擔(dān)心C語言的開發(fā)效率。

OpenCL本身這個技術(shù)是一個簡單的C2A的工具，把C語言變成一個硬件的工具，它本身處理好了一個所有并行化的地方，需要客戶來做一個描述，這個工具有可能會做到非常高效的邊緣的擴展，找到一個接口，和傳統(tǒng)的C2A這種工具是不可同日而語的。但是隨著這些工具的發(fā)展，我們會看到語言本身的效率會逐步提高。從現(xiàn)在的特質(zhì)來看，它可能會低一點，比較小的一個數(shù)值，從未來來看是有相當(dāng)?shù)男实摹?/p>

如何理解虛擬目標(biāo)?

虛擬目標(biāo)這個軟件其實是做嵌入式軟件開發(fā)的，所以跟我們在FPGA領(lǐng)域里面經(jīng)常講的VHDL的開發(fā)是不一樣的，是開發(fā)處理器上面的代碼，所以它是一個嵌入式軟件開發(fā)的工具。它是一個仿真SoC里面ARM部分，包括處理器外設(shè)，還有板極的部件?；旧犀F(xiàn)在很多開發(fā)團隊里面，你會看到有很多客戶的軟件開發(fā)團隊比硬件開發(fā)團隊的很多，為什么?就是因為現(xiàn)在很多產(chǎn)品上面，軟件的開發(fā)占了絕大部分。

所以我們有一些統(tǒng)計就是很多項目，嵌入式軟件的開發(fā)可能需要十多個月的開發(fā)時間，包括你要從一個平臺移植到另外一個平臺，這個虛擬目標(biāo)可以幫助客戶在你沒有拿到芯片之前就開始嵌入式軟件的開發(fā)，我們做到了和真實的芯片二進制兼容，還有處理器、集成器兼容，所以你在虛擬目標(biāo)上面開發(fā)的嵌入式軟件，就相當(dāng)于我們ARM上面跑的軟件。等你拿到板子之后，我們自己的經(jīng)驗是在一個星期之內(nèi)就可以跑Linux。這是在你的傳統(tǒng)概念中不可以做得到的。所以主要的客戶主要是在一些做嵌入式軟件的客戶和團隊里面。