[導讀]74HC595——具有三態(tài)輸出鎖存功能的8位串行輸入、串行/并行輸出移位寄存器本文翻譯自NXP的74HC595的datasheet74HC595和74HCT595是帶有存儲寄存器和三態(tài)輸出的8位串行移位寄存器，移位寄存器和存儲寄存器有
74HC595——具有三態(tài)輸出鎖存功能的8位串行輸入、串行/并行輸出移位寄存器
本文翻譯自NXP的74HC595的datasheet
74HC595和74HCT595是帶有存儲寄存器和三態(tài)輸出的8位串行移位寄存器，移位寄存器和存儲寄存器有各自的時鐘。
每當移位寄存器輸入時鐘SHCP上升沿來臨之時，數(shù)據(jù)被移出。
每當存儲寄存器輸入時鐘STCP上升沿來臨之時，數(shù)據(jù)并行的存儲到存儲寄存器。如果兩個時鐘上升沿同時到來，移位寄存器總是要比存儲寄存器的提前一個時鐘。
移位寄存器有一個串行出入(DS)和一個串行標準輸出(Q7S)。同時也提供一個異步復位端(低電平有效)，存儲寄存器有一個8位3態(tài)總線輸出。輸出使能(OE)為低電平時，存儲寄存器的值就輸出。
下面是一個功能框圖，有利于理解：
接著是一個邏輯符號：
各引腳的的說明如下：
| 符號 | 引腳 | 描述 |
| Q1 | 1 | 并行輸出1 |
| Q2 | 2 | 并行輸出2 |
| Q3 | 3 | 并行輸出3 |
| Q4 | 4 | 并行輸出4 |
| Q1 | 5 | 并行輸出5 |
| Q2 | 6 | 并行輸出6 |
| Q3 | 7 | 并行輸出7 |
| GND | 8 | 接地 |
| Q7S | 9 | 串行數(shù)據(jù)輸出 |
| MR | 10 | （master reset）復位-低電平有效 |
| SHCP | 11 | 移位寄存器輸入時鐘（shift register clock iuput） |
| STCP | 12 | 存儲寄存器輸入時鐘（storage register clock iuput） |
| OE | 13 | 輸出使能（地電位有效） |
| DS | 14 | 串行數(shù)據(jù)輸出輸入 |
| Q0 | 15 | 并行數(shù)據(jù)輸出0 |
| Vcc | 16 | 電源 |
時序圖：
下載文檔
