時序是用定時單位來描述的，MCS-51的時序單位有四個，它們分別是節(jié)拍、狀態(tài)、機器周期和指令周期，接下來我們分別加以說明。
·節(jié)拍與狀態(tài)：
我們把振蕩脈沖的周期定義為節(jié)拍(為方便描述，用P表示)，振蕩脈沖經(jīng)過二分頻后即得到整個單片機工作系統(tǒng)的時鐘信號，把時鐘信號的周期定義為狀態(tài)(用S表示)，這樣一個狀態(tài)就有兩個節(jié)拍，前半周期相應(yīng)的節(jié)拍我們定義為1(P1)，后半周期對應(yīng)的節(jié)拍定義為2(P2)。
·機器周期：
MCS-51有固定的機器周期，規(guī)定一個機器周期有6個狀態(tài)，分別表示為S1-S6，而一個狀態(tài)包含兩個節(jié)拍，那么一個機器周期就有12個節(jié)拍，我們可以記著S1P1、S1P2……S6P1、S6P2，一個機器周期共包含12個振蕩脈沖，即機器周期就是振蕩脈沖的12分頻，顯然，如果使用6MHz的時鐘頻率，一個機器周期就是2us，而如使用12MHz的時鐘頻率，一個機器周期就是1us。
·指令周期：
執(zhí)行一條指令所需要的時間稱為指令周期，MCS-51的指令有單字節(jié)、雙字節(jié)和三字節(jié)的，所以它們的指令周期不盡相同，也就是說它們所需的機器周期不相同，可能包括一到四個不等的機器周期(這些內(nèi)容，我們將在下面的章節(jié)中加以說明)。
·MCS-51的指令時序：
MCS-51指令系統(tǒng)中，按它們的長度可分為單字節(jié)指令、雙字節(jié)指令和三字節(jié)指令。執(zhí)行這些指令需要的時間是不同的，也就是它們所需的機器周期是不同的，有下面幾種形式：
·單字節(jié)指令單機器周期
·單字節(jié)指令雙機器周期
·雙字節(jié)指令單機器周期
·雙字節(jié)指令雙機器周期
·三字節(jié)指令雙機器周期
·單字節(jié)指令四機器周期(如單字節(jié)的乘除法指令)
下圖是MCS-51系列單片機的指令時序圖：
上圖是單周期和雙周期取指及執(zhí)行時序，圖中的ALE脈沖是為了鎖存地址的選通信號，顯然，每出現(xiàn)一次該信號單片機即進行一次讀指令操作。從時序圖中可看出，該信號是時鐘頻率6分頻后得到，在一個機器周期中，ALE信號兩次有效，第一次在S1P2和S2P1期間，第二次在S4P2和S5P1期間。
接下來我們分別對幾個典型的指令時序加以說明。
·單字節(jié)單周期指令：
單字節(jié)單周期指令只進行一次讀指令操作，當(dāng)?shù)诙€ALE信號有效時，PC并不加1，那么讀出的還是原指令，屬于一次無效的讀操作。
·雙字節(jié)單周期指令：
這類指令兩次的ALE信號都是有效的，只是第一個ALE信號有效時讀的是操作碼，第二個ALE信號有效時讀的是操作數(shù)。
·單字節(jié)雙周期指令：
兩個機器周期需進行四讀指令操作，但只有一次讀操作是有效的，后三次的讀操作均為無效操作。
單字節(jié)雙周期指令有一種特殊的情況，象MOVX這類指令，執(zhí)行這類指令時，先在ROM中讀取指令，然后對外部數(shù)據(jù)存儲器進行讀或?qū)懖僮鳎^一個機器周期的第一次讀指令的操作碼為有效，而第二次讀指令操作則為無效的。在第二個指令周期時，則訪問外部數(shù)據(jù)存儲器，這時，ALE信號對其操作無影響，即不會再有讀指令操作動作。
上頁的時序圖中，我們只描述了指令的讀取狀態(tài)，而沒有畫出指令執(zhí)行時序，因為每條指令都包含了具體的操作數(shù)，而操作數(shù)類型種類繁多，這里不便列出，有興趣的讀者可參閱有關(guān)書籍。
·外部程序存儲器(ROM)讀時序
右圖8051外部程序存儲器讀時序圖，從圖中可看出，P0口提供低8位地址，P2口提供高8位地址，S2結(jié)束前，P0口上的低8位地址是有效的，之后出現(xiàn)在P0口上的就不再是低8位的地址信號，而是指令數(shù)據(jù)信號，當(dāng)然地址信號與指令數(shù)據(jù)信號之間有一段緩沖的過度時間，這就要求，在S2其間必須把低8位的地址信號鎖存起來，這時是用ALE選通脈沖去控制鎖存器把低8位地址予以鎖存，而P2口只輸出地址信號，而沒有指令數(shù)據(jù)信號，整個機器周期地址信號都是有效的，因而無需鎖存這一地址信號。
從外部程序存儲器讀取指令，必須有兩個信號進行控制，除了上述的ALE信號，還有一個PSEN(外部ROM讀選通脈沖)，上圖顯然可看出，PSEN從S3P1開始有效，直到將地址信號送出和外部程序存儲器的數(shù)據(jù)讀入CPU后方才失效。而又從S4P2開始執(zhí)行第二個讀指令操作。
·外部數(shù)據(jù)存儲器(RAM)讀時序
右圖8051外部數(shù)據(jù)存儲器讀寫時序圖，從ROM中讀取的需執(zhí)行的指令，而CPU對外部數(shù)據(jù)存儲的訪問是對RAM進行數(shù)據(jù)的讀或?qū)懖僮?，屬于指令的?zhí)行周期，值得一提的是，讀或?qū)懯莾蓚€不同的機器周期，但他們的時序卻是相似的，我們只對RAM的讀時序進行分析。
上一個機器周期是取指階段，是從ROM中讀取指令數(shù)據(jù)，接著的下個周期才開始讀取外部數(shù)據(jù)存儲器RAM中的內(nèi)容。
在S4結(jié)束后，先把需讀取RAM中的地址放到總線上，包括P0口上的低8位地址A0-A7和P2口上的高8位地址A8-A15。當(dāng)RD選通脈沖有效時，將RAM的數(shù)據(jù)通過P0數(shù)據(jù)總線讀進CPU。第二個機器周期的ALE信號仍然出現(xiàn)，進行一次外部ROM的讀操作，但是這一次的讀操作屬于無效操作。
對外部RAM進行寫操作時，CPU輸出的則是WR(寫選通信號)，將數(shù)據(jù)通過P0數(shù)據(jù)總線寫入外部存儲。
擴展閱讀：51單片機總線時序
下載文檔
