標(biāo)準(zhǔn)線性集成電路的電誘發(fā)損壞

簡(jiǎn)介

電子器件對(duì)瞬態(tài)電氣過(guò)應(yīng)力事件的靈敏度是眾所周知的問(wèn)題，隨著集成電路的不斷發(fā)展，這一問(wèn)題日益嚴(yán)重。幾何尺寸縮小，電路密度增加和分配給片內(nèi)保護(hù)的面積有限都會(huì)使此靈敏度趨于增加。為了將每一特定系統(tǒng)實(shí)施環(huán)節(jié)的成本降至最低，瞬態(tài)保護(hù)的任務(wù)往往轉(zhuǎn)而采用其它效率更低的方式。

防止“擊穿”的技術(shù)取決于制造的階段。制造集成電路和裝配電子設(shè)備期間，保護(hù)通過(guò)使用我們所熟知的措施來(lái)實(shí)現(xiàn)，比如靜電耗散桌面、防靜電手環(huán)、電離空氣吹風(fēng)機(jī)、防靜電包裝套管等。此處，僅簡(jiǎn)要討論這些方法與靜電放電(SD)保護(hù)相關(guān)的部分。同樣，本應(yīng)用筆記并不旨在說(shuō)明設(shè)備運(yùn)輸、安裝或維修期間所采取的預(yù)防措施。而是，重點(diǎn)主要集中在印刷電路板裝配期間、設(shè)備正常工作(操作人員經(jīng)常未接受預(yù)防措施培訓(xùn))期間以及在瞬態(tài)環(huán)境可能不具有良好特性的服務(wù)條件下所需要的保護(hù)。

瞬態(tài)環(huán)境千變?nèi)f化。汽車系統(tǒng)、機(jī)載或船載設(shè)備、空間系統(tǒng)、工業(yè)設(shè)備或消費(fèi)電子產(chǎn)品等所經(jīng)歷的瞬態(tài)環(huán)境存在很大不同。所有類型的電子器件都會(huì)受到毀壞或損害。1甚至電容、繼電器、連接器、印刷電路板等閾值水平遠(yuǎn)高于集成電路的器件都是易受影響的。微波二極管和晶體管是當(dāng)中最敏感的器件。但是，本應(yīng)用筆記將針對(duì)用途較廣泛的標(biāo)準(zhǔn)線性集成電路進(jìn)行說(shuō)明，以限制文章涵蓋的范疇。

本應(yīng)用筆記首先將回顧集成電路在工作環(huán)境中所受威脅的本質(zhì)，然后會(huì)針對(duì)以下問(wèn)題簡(jiǎn)要討論總體的設(shè)備保護(hù)：(1)由人員操作、自動(dòng)板插入設(shè)備等引起的ESD事件;(2)由于上電/關(guān)斷時(shí)序誤差、連接器邊緣松動(dòng)引起的浮動(dòng)地等問(wèn)題而產(chǎn)生的閂鎖;最后，(3)電源、電路板缺陷、電路板檢修期間等造成的高電壓瞬態(tài)。

靜電放電

靜電放電是由以下原因?qū)е碌膯未慰焖俑唠娏鞯撵o電電荷傳輸：

• 兩個(gè)處于不同電位的物體之間的直接接觸傳輸，或者

• 兩個(gè)物體靠近時(shí)之間產(chǎn)生的高靜電場(chǎng)。

靜電的主要來(lái)源基本都是絕緣器并且一般都是合成材料，例如乙烯基樹(shù)脂或塑料工作臺(tái)、絕緣鞋、成品木椅、透明膠帶、氣泡袋、未接地的烙鐵等。這些來(lái)源產(chǎn)生的電平極高，因?yàn)樗鼈兊碾姾刹⒉蝗菀追植荚诒砻嫔匣蛘邆鲗?dǎo)給其他物體。

兩個(gè)物體相互摩擦產(chǎn)生靜電被稱為摩擦電效應(yīng)。例如，高RH(60%)環(huán)境下，摩擦靜電電荷產(chǎn)生的來(lái)源包括：

• 在地毯上走過(guò) — 產(chǎn)生1000 V–1500 V。

• 在乙烯基樹(shù)脂地板上走過(guò) — 產(chǎn)生150 V-250 V。

• 手持由干凈塑料包裝保護(hù)的材料 — 產(chǎn)生400 V–600 V。

• 手持聚乙烯袋 — 產(chǎn)生1000 V–1200 V。

• 將聚氨酯泡沫塑料倒入盒中 — 產(chǎn)生1200 V– 1500 V。

• IC滑入一個(gè)開(kāi)口的防靜電包裝套管中 — 產(chǎn)生25V–250 V。

注意：在低RH(<30%)環(huán)境中，可以產(chǎn)生上述10倍以上的電壓。

ESD模型

為了評(píng)估器件對(duì)仿真應(yīng)力環(huán)境的敏感性，已開(kāi)發(fā)出大量測(cè)試波形。目前普遍用于仿真半導(dǎo)體或分立器件中的ESD事件的三個(gè)最主要的波形是：人體模型(HBM)、機(jī)器模型(MM)和帶電器件模型(CDM)。這三種模型的測(cè)試電路和電流波形特性如圖1至3所示。每個(gè)模型代表一種根本上不同的ESD事件。因此，這些模型的測(cè)試結(jié)果之間的相關(guān)性微乎其微。

HBM、MM和CDM波形的比較

圖4顯示在相同的電流-時(shí)間標(biāo)度下的400 V HBM、MM和CDM放電波形。這些波形在預(yù)測(cè)特定類型器件由于這三種模型之一仿真的ESD事件而可能會(huì)產(chǎn)生何種故障機(jī)制方面作用顯著。

HBM波形的上升時(shí)間小于10ns(一般為6ns至9ns)，此波形以大于150ns的下降時(shí)間成指數(shù)規(guī)律衰減到0V。MIL-STD-883 3 Method 3015《靜電放電靈敏度等級(jí)》要求上升時(shí)間小于10 ns，延遲時(shí)間為150 ± 20 ns(Method 3015將延遲時(shí)間定義為波形從90%峰值電流降至36.8%峰值電流的時(shí)間)。HBM波形的峰值電流約等于400V/1500或0.267A。雖然該峰值電流遠(yuǎn)低于400 V HBM和MM事件的峰值電流，但整個(gè)HBM事件的持續(xù)時(shí)間相對(duì)較長(zhǎng)，這導(dǎo)致放電能量相對(duì)較高。

MM波形由正向和負(fù)向正弦波峰值組成，峰值幅度以指數(shù)規(guī)律衰減。初始MM峰的上升時(shí)間約為14 ns，即略大于單一HBM峰的上升時(shí)間。MM波形的總持續(xù)時(shí)間與HBM波形相當(dāng)。但是，400V MM事件的第一個(gè)峰的峰值電流約為5.8A，是三種模型中最高的。接下來(lái)的四個(gè)峰值電流雖然在下降，但幅度仍全部大于1A。因?yàn)椴淮嬖陔娏飨拗?，R = 0，這幾個(gè)持續(xù)時(shí)間很長(zhǎng)的高電流峰值導(dǎo)致目前三種模型之中最高的總體放電能量。

CDM波形對(duì)應(yīng)于現(xiàn)實(shí)中已知最短的ESD事件。套接式CDM波形的上升時(shí)間為400ps，CDM事件的總持續(xù)時(shí)間約為2ns。CDM波形本質(zhì)上是單極性的，不過(guò)在CDM事件結(jié)束時(shí)會(huì)發(fā)生某種輕微的振鈴，這會(huì)導(dǎo)致部分負(fù)向峰值。

使用400 V帶電電壓，套接式CDM放電將具有2.1 A的峰值電流。但是，總體CDM事件的持續(xù)時(shí)間極短，這導(dǎo)致總體放電能量相對(duì)較低。

ESD模型小結(jié)

表I是比較三種ESD仿真模型的最重要特性的參考。

預(yù)防

審查將采取ESD保護(hù)措施的設(shè)備時(shí)，應(yīng)考慮以下因素：

• 必須有一個(gè)接地工作臺(tái)來(lái)處理靜電敏感器件，結(jié)合使用以下裝置：

a)個(gè)人接地帶(防靜電手環(huán))

b)導(dǎo)電托盤或分流器等

c)導(dǎo)電工作臺(tái)

d)導(dǎo)電地板或地墊

e)一個(gè)公共接地點(diǎn)

• 所有用于存儲(chǔ)器件的鋼架或機(jī)柜必須接地。

• 應(yīng)控制相對(duì)濕度;理想范圍是40%至60%。在無(wú)法維持高相對(duì)濕度水平的地方，應(yīng)使用電離空氣來(lái)驅(qū)散靜電

電荷。

• 區(qū)域中使用的所有電氣設(shè)備必須接地。

• 禁止使用易產(chǎn)生靜電的器材，例如透明膠帶。

• 后續(xù)至少每隔三個(gè)月做一次ESD審查。

• 培訓(xùn)：切記有效ESD控制程序的關(guān)鍵是“培訓(xùn)”。所有接觸集成電路的人員都應(yīng)進(jìn)行培訓(xùn)并且培訓(xùn)要記錄歸檔作認(rèn)證之用，例如ISO9000審計(jì)。

確定器件是否是由于ESD或電氣過(guò)應(yīng)力(EOS)而發(fā)生故障較為困難，一般最好交由故障分析工程師處理。執(zhí)行電氣分析和內(nèi)部可視分析時(shí)，ESD損害一般沒(méi)有EOS的損害明顯。對(duì)于ESD，1 kV或以上(取決于器件的ESD額定值)的事件會(huì)毀壞氧化層(管芯的層間電介質(zhì))并在10ns以內(nèi)損壞結(jié)點(diǎn)(見(jiàn)圖6)?；蛘?，EOS條件導(dǎo)致持續(xù)時(shí)間大于1 ms的1至3 A電流，使焊線產(chǎn)生足夠多自熱效應(yīng)而被熔斷。閂鎖會(huì)造成此類條件發(fā)生。較低的電流會(huì)導(dǎo)致芯片金屬化層及其他互連層的快速熔化(見(jiàn)圖5)。

可以在相應(yīng)位置上執(zhí)行快速分析來(lái)評(píng)估器件是否受到過(guò)應(yīng)力或可能遭受ESD事件。為了執(zhí)行此分析，比較嫌疑器件和已知正常器件的引腳到引腳I/V結(jié)果，應(yīng)使用波形記錄器或類似設(shè)備。12位DAC的數(shù)字輸入引腳(以VSS電源引腳為參考)上的一組典型短路、開(kāi)路或ESD泄漏I/V跡線如圖7所示。

閂鎖

閂鎖是一種潛在破壞性情況。這種情況會(huì)觸發(fā)一個(gè)寄生有源元件，造成正負(fù)電源短路。如果電流不受限制，會(huì)發(fā)生電氣過(guò)應(yīng)力。閂鎖的典型情況發(fā)生在CMOS輸出器件中，兩個(gè)寄生基-射結(jié)之一在過(guò)壓事件期間暫時(shí)正向偏置時(shí)，驅(qū)動(dòng)器晶體管和井形成pnpn SCR結(jié)構(gòu)。SCR的開(kāi)啟本質(zhì)上造成VDD和地之間的短路。

觸發(fā)機(jī)制

有兩種主要觸發(fā)機(jī)制。首先，如果輸入/輸出(I/O)引腳電壓升至正電源電壓以上，或降至負(fù)電源電壓以下，寄生晶體管之一會(huì)開(kāi)啟。通過(guò)集電極返回電源的電流引起第二寄生晶體管的基極-發(fā)射極上的壓降。然后，第二晶體管的集電極電流使第一晶體管的基極-發(fā)射極上保持正向偏置。如果兩個(gè)晶體管增益之積大于單位增益，該條件可能自持續(xù)，并且甚至在消除外部電壓之后仍持續(xù)存在。

如果在I/O引腳處存在過(guò)度電壓過(guò)沖，或者如果在給器件供電之前有信號(hào)到達(dá)輸入端，或者由于靜電放電原因，便會(huì)發(fā)生此觸發(fā)機(jī)制。此閂鎖一般限于直接連接到引腳的元件。

圖9b電流倍增。襯底電壓上升主動(dòng)將第二個(gè)寄生晶體管偏置為導(dǎo)通。然后，電子電流在n井里引起壓降，進(jìn)一步開(kāi)啟第一個(gè)晶體管。如果電流增益之積大于1，電源之間的最終電流可以自持續(xù)，僅受內(nèi)部電阻(即，SCR)限制。

雖然觸發(fā)是由過(guò)壓事件(一般只是在電源電壓之上或之下一個(gè)二極管壓降)引起，行業(yè)慣例是根據(jù)在內(nèi)部寄生電阻上產(chǎn)生出足以維持閂鎖條件的壓降之前引腳在過(guò)壓條件下能耐受的過(guò)電流量(源電流或吸電流)對(duì)I/O進(jìn)行分類。一般認(rèn)為能耐受100 mA已足夠，若能耐受200 mA則認(rèn)為該器件不受閂鎖影響。

第二種觸發(fā)機(jī)制是在電源電壓升至足以擊穿一個(gè)內(nèi)部結(jié)的條件下發(fā)生，可將電流注入前述SCR中。此觸發(fā)機(jī)制可由電源瞬態(tài)或由旁路到一條供電軌的靜電放電引起。與I/O觸發(fā)情況不同，閂鎖可發(fā)生在管芯的任何地方，并不限于外部電源連接或I/O引腳附近。

對(duì)電源過(guò)壓的耐受性通常受制造器件的加工工藝限制，可查閱數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”規(guī)格。如果超過(guò)此額定值，可能發(fā)生永久EOS損害。使器件工作在接近最大額定值可能會(huì)降低器件的長(zhǎng)期可靠性。同樣，電氣規(guī)格僅適用于數(shù)據(jù)手冊(cè)上規(guī)定的電源，超出這些額定值范圍將不予保證。

設(shè)計(jì)規(guī)則

以下是所有使用CMOS和Bipolar-CMOS IC的設(shè)計(jì)人員需要遵守的一組規(guī)則：

1. 在任何時(shí)候都不允許數(shù)字輸入和輸出超過(guò)VDD 0.3 V以上。這包括VDD = 0 V時(shí)的關(guān)斷情況。

2. 亦不允許數(shù)字輸入和輸出降至低于DGND –0.3 V以上。

3. 對(duì)于混合信號(hào)器件，不允許DGND超過(guò)AGND 0.3 V。

4. 對(duì)于CMOS或Bipolar-CMOS DAC，一般不允許IOUT降至低于AGND 0.3 V以上。部分DAC可容許較大IOUT電流，無(wú)任何閂鎖危險(xiǎn)。[!--empirenews.page--]

閂鎖預(yù)防技術(shù)

在所有的CMOS和Bipolar-CMOS IC應(yīng)用中，如果違反了一條或多條上述規(guī)則，一般應(yīng)采取以下建議：

1. 如果任何時(shí)候器件的數(shù)字輸入或輸出會(huì)超過(guò)VDD，使用與VDD串聯(lián)連接的二極管(如1N914)將防止SCR動(dòng)作及隨后的閂鎖。這樣做起作用的原因是二極管可防止寄生橫向PNP晶體管的基極電流流出VDD引腳，從而防止

SCR觸發(fā)。這如圖10所示。如果認(rèn)為上電時(shí)序是故障機(jī)制，二極管也是一種可靠的解決方案。這種情況下，在邏輯輸入和VDD供電軌(二極管的陽(yáng)極連接到邏輯輸入)之間插入一個(gè)肖特基二極管將確保邏輯輸入不超出VDD電源0.3 V以上，從而防止器件發(fā)生閂鎖。

但是，此規(guī)則的一個(gè)例外情況是，器件的輸入范圍超出器件的電源電壓范圍時(shí)，例如(通過(guò)設(shè)計(jì)12位A/D子系

統(tǒng)AD7893-10)，輸入范圍為±10V，電源電壓為+5 V。

2. 如果任何時(shí)候器件的數(shù)字輸入和輸出會(huì)降至DGND以下，將一個(gè)肖特基二極管(如HP5082-2835)從這些輸入

或輸出連接到DGND會(huì)將負(fù)偏移有效箝位于–0.3V至–0.4V。這會(huì)防止寄生NPN晶體管的射-基結(jié)開(kāi)啟，還會(huì)

防止SCR觸發(fā)。圖11所示為肖特基二極管的連接。

3. 如果DGND電位會(huì)偶爾地超出AGND 0.3V以上，位于器件兩個(gè)引腳之間的肖特基二極管將防止相關(guān)寄生NPN

晶體管導(dǎo)通。這提供額外的閂鎖保護(hù)，如圖12所示。將額外二極管與剛剛提及的二極管反向并聯(lián)可在另一方

向上提供DGND至AGND的箝位并將有助于最大程度地減少數(shù)字噪聲注入IC。

為了識(shí)別上面(2)、(3)點(diǎn)中描述的過(guò)壓和欠壓，建議使用存儲(chǔ)示波器，并將其每個(gè)引腳設(shè)置為最大額定值規(guī)格。將示波器的Time/Div.設(shè)置為最小設(shè)置(最好在ns范圍內(nèi))。此項(xiàng)測(cè)試的進(jìn)行時(shí)間應(yīng)較長(zhǎng)，例如整夜。

4. 在CMOS IC的IOUT引腳可拉至AGND以下的電路中，Iout引腳和AGND兩端之間的肖特基二極管箝位可防止敏感IC的閂鎖。這種情況有時(shí)會(huì)發(fā)生在DAC后面用作電流-電壓轉(zhuǎn)換器的高速雙極性運(yùn)算放大器。在上電或掉電轉(zhuǎn)換期間，運(yùn)算放大器的反相輸入呈現(xiàn)從IOUT至負(fù)供電軌的低阻抗。不使用推薦的肖特基二極體箝位至AGND的無(wú)保護(hù)的DAC可能會(huì)出故障。

5. 如果設(shè)計(jì)中在PC板上的器件間具有較長(zhǎng)的數(shù)字跡線并因此容易發(fā)生電感振鈴問(wèn)題，使用10 –100 的串聯(lián)阻

尼電阻會(huì)比較有幫助。此電阻增加等效串聯(lián)RLC網(wǎng)絡(luò)的阻尼系數(shù)并使振鈴衰減得更快。這將有助于防止輸入

或輸出保護(hù)二極管導(dǎo)通。

高電壓瞬態(tài)

如果認(rèn)為電源過(guò)壓是故障機(jī)制，可靠的解決方案是插入一個(gè)TransZorb*瞬態(tài)電壓抑制器(TVS)。什么是TVS及其工作原理如何?

瞬態(tài)電壓抑制器6(TVS)是用于保護(hù)易受干擾電路免受電氣過(guò)應(yīng)力(如由ESD、感性負(fù)載開(kāi)關(guān)和閃電導(dǎo)致的線路瞬態(tài)造成的電氣過(guò)應(yīng)力)影響的器件。在TVS內(nèi)，破壞性的電壓尖峰會(huì)受可靠的硅pn結(jié)的箝位或雪崩動(dòng)作限制，該pn結(jié)將瞬態(tài)的幅度減低至無(wú)損水平。

在一個(gè)電路中，TVS應(yīng)“不可見(jiàn)”除非瞬態(tài)出現(xiàn)。擊穿電壓(VBR)、待機(jī)(泄漏)電流(ID)和電容等電氣參數(shù)應(yīng)不影響正常電路性能。[!--empirenews.page--]

為了限制待機(jī)電流并允許TVS的溫度系數(shù)所引起的VBR變化，TVS擊穿電壓一般比反向截止電壓(VR)高10%，這接近于電路的絕對(duì)最大工作電壓。瞬態(tài)發(fā)生時(shí)，TVS即刻箝位以將尖峰電壓限制在一個(gè)安全的水平，即箝位電壓(VC)，同時(shí)將潛在破壞性電流導(dǎo)離受保護(hù)器件。

TVS是設(shè)計(jì)、規(guī)定并測(cè)試用于瞬態(tài)電壓保護(hù)的，而齊納二極管設(shè)計(jì)并規(guī)定用于電壓調(diào)整的。因此，針對(duì)瞬態(tài)保護(hù)，應(yīng)選擇TVS而非齊納二極管。

TVS的浪涌功率和浪涌電流能力與其結(jié)面積成正比。硅TVS系列的浪涌額定值通常按給定波形期間峰值脈沖功率(PP)的千瓦值規(guī)定。早期的器件采用10/1000 μs波形(10 μs升至峰值和1000 μs指數(shù)式衰減至一半峰值)規(guī)定，而最新的器件規(guī)定采用8/20μs測(cè)試波形。額定功率范圍從5 kW(10/1000μs)降至400 W(8/20 μs)。此功率由TVS上的峰值電壓與傳導(dǎo)通過(guò)器件的峰值電流之積計(jì)算得出。

TVS提供電路工作電壓從5V至376 V遞增的各種系列。由于可用的額定電壓和功率范圍較寬(以及瞬態(tài)電壓的普遍存在)，TVS被用于各種電路和應(yīng)用。

例如，考慮將工作電壓為28 V的壓力傳感器置于會(huì)遭遇140V峰值的瞬態(tài)電壓的環(huán)境中，源阻抗為2，持續(xù)時(shí)間為10/1000 μs。該傳感器的故障閾值為40 V，因此，TVS必須箝位在40 V或更低。此瞬態(tài)輸出的電流為：

I = (140 V – 40 V)/2 = 50 A

注意，TVS的電壓箝位動(dòng)作會(huì)造成一個(gè)分壓器，通過(guò)該分壓器，瞬態(tài)的開(kāi)路電壓出現(xiàn)在源阻抗和TVS器件的組合上。因此，瞬態(tài)電壓減去TVS箝位電壓，得到一個(gè)100V的凈源電壓。當(dāng)與瞬態(tài)峰值電壓相比，箝位電壓較高時(shí)，電流顯著降低。

此電路可采用一個(gè)額定功率5 kW的TransZorb TVS進(jìn)行保護(hù)，該TVS可輕松承受浪涌電流。

另一種更經(jīng)濟(jì)的替代方法是增加一個(gè)串聯(lián)電阻來(lái)有效增加源阻抗，從而限制浪涌電流，如圖15所示。因?yàn)閭鞲衅髟谡９ぷ鳁l件下消耗的電流較小(典型值小于20 mA)，所以性能不受電源電流降低的影響而變差。

對(duì)于10 mA的較小負(fù)載電流，增加的電阻上的壓降很低，對(duì)于一個(gè)25 的電阻約為250 mV。增加此電阻可將浪涌電流降低至：

I = (140 V – 40 V)/(2 + 25 ) = 3.7A

這低于不使用該電阻情況的浪涌電流的十分之一。功率額定值較低的TVS就能夠處理這個(gè)電流。這種情況下，500W抑制器可取代5 kW器件，節(jié)省了板空間和成本。

由于能耗性能，此應(yīng)用建議采用碳質(zhì)電阻。該電阻的穩(wěn)態(tài)功耗(V×I)為2.5 mW，只需額定功率最低的電阻就有足夠的裕量。

典型TVS應(yīng)用

直流線路應(yīng)用

電源線上的TransZorb TVS防止瞬態(tài)、電源反相或電源開(kāi)關(guān)切換期間造成的IC故障(圖16)。

對(duì)于采用TransZorb TVS的電源，需選擇反向截止電壓等于或大于直流輸出電壓的TransZorb TVS。對(duì)于這類應(yīng)用，可能需要用一個(gè)電感來(lái)取代串聯(lián)電阻(R)(圖17)。[!--empirenews.page--]

信號(hào)線路應(yīng)用

輸入引腳易受到低能量、高電壓靜電放電或傳輸?shù)叫盘?hào)線的串?dāng)_影響。箝位二極管或IC基板內(nèi)的輸入網(wǎng)絡(luò)可提供有限保護(hù)(圖18)。

線路上發(fā)生的瞬態(tài)在持續(xù)時(shí)間上可從幾微妙至數(shù)毫秒變化，幅度可高達(dá)10,000 V。過(guò)電流流過(guò)二極管會(huì)造成一個(gè)開(kāi)路條件或緩慢降低電路性能。位于信號(hào)線路上的TransZorbTVS可吸收此過(guò)剩能量(圖19)。

欲進(jìn)一步了解有關(guān)使用TransZorb保護(hù)電路的問(wèn)題，請(qǐng)參見(jiàn)ADI公司應(yīng)用筆記AN-311《如何切實(shí)有效地保護(hù)CMOS電路不受電源過(guò)壓影響》。

小結(jié)

設(shè)計(jì)能夠最大限度保護(hù)集成電路的應(yīng)用非常具有挑戰(zhàn)性，其解決方案取決于許多因素。下面簡(jiǎn)單總結(jié)了本應(yīng)用筆記所討論的保護(hù)方案：

1. 應(yīng)就EOS/ESD損害預(yù)防對(duì)人員進(jìn)行合理操作技術(shù)培訓(xùn)。

2. 應(yīng)采用良好的設(shè)施接地系統(tǒng)，包括設(shè)備和數(shù)據(jù)線路屏蔽。

3. 審慎使用瞬態(tài)抑制器，即檢查電源線路和接地線路上是否存在可能超出這些引腳最大額定值的尖峰。

4. 查看器件的上電時(shí)序是否適當(dāng)。正確的順序一般應(yīng)為：GND、主電源(如可能，首先是基板電源)、VCC、

VREF+/–和所有其他引腳。

5. 查看數(shù)據(jù)手冊(cè)，尤其是最大額定值部分。

應(yīng)對(duì)同批次中可能受到錯(cuò)誤測(cè)試或遭受與任何故障器件一樣條件的其余器件進(jìn)行評(píng)估，以確定是否可能存在潛在損害。應(yīng)該執(zhí)行此項(xiàng)分析是因?yàn)檫^(guò)應(yīng)力條件的存在可能不會(huì)立即造成故障，但其引起的微小損害會(huì)導(dǎo)致長(zhǎng)期可靠性問(wèn)題。