基于AHB接口的高性能LCD控制器IP設(shè)計

本文將說明高性能LCD控制器IP的模塊化設(shè)計概念(如圖一)。FTLCDC200 通過SDRAM控制器跟SoC內(nèi)部總線通信，控制器把圖像數(shù)據(jù)從SDRAM讀到TFT顯示屏。CPU來控制整個系統(tǒng)的初始化與數(shù)據(jù)的流向，包括每個控制器內(nèi)部的配置寄存器、更新SDRAM中幀緩存區(qū)的內(nèi)容。通過傳遞輔助端口輸出的數(shù)據(jù)流，這套系統(tǒng)還可以為電視相關(guān)的終端提供視頻信號，這需要另外搭配TV 編碼器與三通道視頻DAC才能實現(xiàn)與TV的連接。

AHB 接口模塊的設(shè)計概念

AHB 接口可以分為兩個部分：一個是AHB 從接口，另一個是AHB 主接口。AHB 從 接口連接FTLCD200和AMBA AHB總線，并且允許系統(tǒng)中的AHB主接口的讀寫訪問，此時AHB只能進(jìn)行OK的響應(yīng)和字（WORD）位寬的傳輸。AHB 主接口可以把幀緩沖區(qū)中的圖像數(shù)據(jù)取出后放入到LCD控制器的FIFO中。AHB接口可以處理長度不確定的字符串，也能夠在處理出錯的時候發(fā)出主接口出錯斷言。當(dāng)一個重試的應(yīng)答收到后，第二次操作將開始被處理。

FIFO控制器和FIFO模塊的設(shè)計概念

數(shù)據(jù)被AHB主接口從外都存儲器讀取后會被放入FIFO。除了YCbCr420模式下，其他模式都只需要一個控制器/FIFO。Y、Cb、Cr需要有三個單獨的通道，因為每一個會放于不同的存儲單元。FIFO為32-bit位寬，深度則是可配置的。FIFO的輸入端連接在AHB 主接口的輸出端；FIFO的輸出端則被連接到了像素數(shù)據(jù)解包控制器。如果總線不能提供給像素流足夠的帶寬，那么一些圖像就會出現(xiàn)失真現(xiàn)象。因此，F(xiàn)IFO控制器會提供一個稱為“欠運行中斷”的信號，來通知微控制器解決總線阻塞的問題。

圖1 FTLCDC200的模組化方塊圖

像素數(shù)據(jù)解包

存儲在FIFO中的數(shù)據(jù)都是32-bit，但可以按照不同的格式打包，如24位、16位、8位、4位、2位和1位，這取決于像素格式的設(shè)定。當(dāng)處于YCbCr420 和YcbCr422模式，像素格式是預(yù)先設(shè)定的且不能修改。根據(jù)操作模式，像素數(shù)據(jù)可以被用來對調(diào)色板RAM區(qū)進(jìn)行尋址，或者構(gòu)成初始的色彩值而被直接應(yīng)用到LCD的面板上。下面的表格有一個例子來描述數(shù)據(jù)包的格式。FLCD200 提供了1位, 2位, 4位, 8位, 16位, 和24位BPP(每像素比特數(shù))，并且支持以下幾種格式：大端（也稱為大尾）字節(jié)和大端像素、小端（也稱為小尾）字節(jié)和大端像素、小端字節(jié)和小端像素。

數(shù)據(jù)模式

一、 原始的RGB模式

這種模式下有兩個類型：16bpp和24bpp，每一種都適用于初始數(shù)據(jù)RGB模式。數(shù)據(jù)流不需要任何處理，但必須根據(jù)不同的LCD面板的分辨率進(jìn)行排序。

二、 YCbCr422模式

該模式中只允許16bpp。

三、 YCbCr420模式

該模式中只允許8bpp。Y，Cb，Cr每個分量都被放到單獨的存儲單元中。這三個圖像幀緩沖區(qū)的基地址在寄存器中都可以單獨配置。當(dāng)YCbCr420數(shù)據(jù)從各自的FIFO中被讀出后，必須在行數(shù)據(jù)消失之前生成色度值。行緩沖器里面存儲著以前的數(shù)據(jù)，經(jīng)過垂直插值后，可以得到缺失的色度值。這樣就可以把YCbCr420轉(zhuǎn)換成YCbCr422，然后輸出數(shù)據(jù)流，進(jìn)行下一步的處理。

四、 RGB調(diào)色板模式

為了加強應(yīng)用的靈活性，本控制器提供了“重新映射”的操作模式。該技術(shù)可以讓我們能夠在色彩的豐富度和存儲器帶寬兩個選擇之間進(jìn)行切換。有四種類型可以選擇：8、4、2、1bpp。調(diào)色板存儲器里面存儲著一個查找表，用來重新生成所需要的RGB各個分量。因為物理上它的容量為128x32位，因此調(diào)色板存儲器最多可以保留256x16位的色彩值。從輸入FIFO而來的像素數(shù)據(jù)被用來對一個獨立的調(diào)色板單元進(jìn)行尋址。1位像素數(shù)據(jù)可以尋址到最前端的兩個存儲空間，2位的像素數(shù)據(jù)可以尋址最前端的4個存儲空間，4位的可以尋到最前端的16個存儲空間。8位的可以尋遍整個256個存儲空間。在16位和24位的模式下調(diào)色板存儲器不被使用，通過配置可以把它去除以減小硬件開銷。

顏色管理

顏色管理模塊完成圖像增強功能，它可以使圖像看起來更清晰，該模塊的主要功能如下：

1、 對比度控制

該功能可以使圖像亮的區(qū)域更亮，暗的區(qū)域更暗。該模塊通過選出屏幕上需要處理區(qū)域的顏色，然后進(jìn)行對比度計算后，再顯示在屏幕上，來實現(xiàn)整個對比度處理過程。

2、 亮度控制

整個屏幕對被調(diào)節(jié)得更亮或者更暗。

3、 銳化

銳化能夠畫面的邊緣更加清晰。

4、 色調(diào)和飽和度

FTLCDC200能提供更大的靈活性，讓用戶根據(jù)自己的愛好來調(diào)節(jié)圖像的色調(diào)和飽和度。

5、 伽瑪校正

伽瑪校正模塊通過對伽瑪曲線的修正來完成對TFT 液晶面板特性的補償。三通道的伽瑪校正能夠?qū)GB的三種顏色單獨進(jìn)行調(diào)整。

6、 抖動控制

當(dāng)像素為8位深度時，而每個顏色分量的解析度卻有6位或者5位的時候，可配置的抖動控制可以使圖像看起來更加平滑。

圖像控制

一、 畫中畫（PIP）

FTLCDC200能夠支持兩個PIP畫面。加上主畫面，在一塊顯示面板上用戶最多可以看到三個畫面。PIP畫面的尺寸最大能夠放大到主畫面的大小。一個4位的可配置透明度控制使得三個畫面可以更加容易的重疊（overlay）。當(dāng)透明功能被啟用，直接存儲器訪問（DMA）必須讀入所有需要進(jìn)行重疊的像素。AHB的帶寬就是三個畫面所有像素的總和。當(dāng)PIP啟動，所有的畫面只能為以下的某種格式：RGB888, RGB565, RGB555, RGB444, 或者YCbCr422.

FTLCDC200的帶寬需求能夠用以下的公式來計算(除了PIP之外的任何功能) :

水平輸入分辨率x垂直輸入分辨率x幀刷新率x bpp x 1.2 (仲裁) / 帶寬當(dāng)使用PIP功能, 帶寬的評估如下:

imag0的帶寬+image1的帶寬+img2的帶寬


二、 多畫面（POP）

FTLCDC200能夠合并四個四分之一大小的畫面到一個屏幕上。其中每個畫面的大小都被限制在四分之一屏幕大小。四畫面的每一個圖像通道，F(xiàn)TLCDC200都能夠把原圖像進(jìn)行“1/2 X 1/2”的圖像縮小。當(dāng)POP模式啟動后，所有的四個畫面都只能是以下的某種格式：RGB888, RGB565, RGB555, RGB444或YCbCr422。事實上在PIP或POP模式下，所用到的圖像格式必須是同一種， 而且必須是RGB888, RGB565, RGB555, RGB444或 YCbCr422里面的一種。

１．要實現(xiàn)PIP功能（２幅圖），不能１幅RGB888，另外１幅是YCbCr422模式。

２．要實現(xiàn)PIP或POP模式，不能輸入YUV420格式的圖像。


復(fù)雜OSD模塊的設(shè)計概念

一、 OSD ROM/RAM 接口

該模塊包含了一些多路選擇器，他會從OSD控制單元模塊輸出ROM/RAM的地址總線。目前OSD能夠支持的字符存儲容量為512個，每一個由12位組成。OSD的屬性隨機存儲器也支持512個字符的容量，不同的是每一個由18位組成。

二、 OSD 控制單元


該模塊是OSD的核心單元。它包含像素/行計數(shù)器、OSD窗口地址控制、兩個有限狀態(tài)機——用來控制對字符和屬性存儲器的訪問。

三、 OSD 混效器

該模塊的作用是計算OSD字符或者某些窗口特殊操作，譬如OSD窗口透明、字符縮放、字符加邊框/陰影和窗口加邊框/陰影特效。出現(xiàn)這些操作時，有標(biāo)志位會注明當(dāng)前使用的窗口、窗口特效、字符和字符特效中的哪些指令，OSD 混效器會根據(jù)這標(biāo)志來選擇合適的調(diào)色板。

四、 OSD 調(diào)色板

根據(jù)寄存器的設(shè)置，OSD 調(diào)色板模塊輸出經(jīng)過映射后的前景色、背景色、窗口邊框色、窗口陰影色、字符邊框色、字符陰影色。

特別強調(diào)這里的簡單?OSD 功能只支持一層重疊。復(fù)雜OSD 功能 可以支持四層OSD 并且可以配置層數(shù)。

Scalar模塊的設(shè)計概念

圖2為Scalar 模塊的方塊圖，以下就其各個子模塊作介紹， 這里的設(shè)計特點在只是用了(1024+2048)x24大小的行緩沖區(qū), 大幅減小了IP的面積。

一、 濾波器

這是個128抽頭的濾波器，使用線性插值算法來對水平方向的像素數(shù)據(jù)進(jìn)行第一步的縮小操作，系數(shù)可選：1/2,1/3,1/4……. ,1/128。

二、 1024x24 行緩沖區(qū)

該行緩沖區(qū)來存儲被濾波器處理過的一行數(shù)據(jù)。

三、 1024x24 行緩沖區(qū)控制器

該控制器控制著緩沖區(qū)數(shù)據(jù)的訪問。緩沖區(qū)中被讀出的數(shù)據(jù)會反饋到輸入端口，跟第二行的像素數(shù)據(jù)進(jìn)行線性插值，也就是垂直插值的處理。

四、 2048x24 行緩沖區(qū)

這個行緩沖區(qū)是一個乒乓結(jié)構(gòu)的存儲器，它由兩個1024x24位的單端口SRAM組成。因為我們放大的處理是基于雙線性算法，所以垂直放大系數(shù)被限制在2，乒乓結(jié)構(gòu)可以提供同時進(jìn)行讀/寫操作的機制，使得我們能夠把行緩沖區(qū)存儲器的大小壓縮到僅僅一行像素數(shù)據(jù)的規(guī)模。

五、 2048x24 行緩沖區(qū)控制器

該控制器提供必需的地址線和控制信號給乒乓結(jié)構(gòu)的行緩沖區(qū)，以確保RGB像素數(shù)據(jù)能夠同時正確的被寫入和讀出。除了這個基本的控制功能以外，它也提供了一個可靠的外部LCD控制器訪問接口。

六、 垂直Scalar濾波器

該垂直Scalar濾波器是2抽頭，它執(zhí)行一個“加-乘”混合計算(y[n] = a * x[n] + (1-a) * x[n-1])。x[n]是當(dāng)前行的像素數(shù)據(jù)，x[n-1]是上一行的像素數(shù)據(jù)，y[n]是濾波器的輸出。a和(1-a)都是濾波器因子。由于R/G/B各數(shù)據(jù)是獨立進(jìn)行處理的，所以每一種色彩像素數(shù)據(jù)處理需要兩個8x9位的乘法器和一個17位的加法器。



七、 垂直Scalar系數(shù)產(chǎn)生器

該發(fā)生器分為放大系數(shù)產(chǎn)生器和縮小系數(shù)產(chǎn)生器。他們都會產(chǎn)生一個9位的系數(shù)，MSB代表整數(shù)部分，其余的都是小數(shù)部分。這個系數(shù)為輸入圖像垂直分辨率和輸出圖像垂直分辨率的比值。

八、 Scalar數(shù)據(jù)FIFO

該數(shù)據(jù)FIFO的存儲深度為8，垂直縮放模塊輸入數(shù)據(jù)到FIFO，水平縮放模塊讀出數(shù)據(jù)用來處理后續(xù)的水平像素數(shù)據(jù)。

九、 水平Scalar濾波器

該濾波器也是2抽頭，它執(zhí)行一個“加-乘”混合計算(y[n] = a * x[n] + (1-a) * x[n-1])，x[n]是當(dāng)前的像素數(shù)據(jù)，x[n-1]是上一個的像素數(shù)據(jù)，y[n]是濾波器的輸出。a和(1-a)都是濾波器因子。由于R/G/B各數(shù)據(jù)是獨立進(jìn)行處理的，所以每一種色彩像素數(shù)據(jù)處理需要兩個8x9位的乘法器和一個17位的加法器。

十、 水平Scalar系數(shù)發(fā)生器

該發(fā)生器分為放大系數(shù)產(chǎn)生器和縮小系數(shù)產(chǎn)生器。他們都會產(chǎn)生一個9位的系數(shù)，MSB代表整數(shù)部分，其余的都是小數(shù)部分。這個系數(shù)為輸入圖像水平分辨率和輸出圖像水平分辨率的比值。

Scalar的up scaling階段能夠任意的定量在1x1 和 2x2之間，也就是它scale up功能可以達(dá)到如1.5x1.8等。Scaling down分成兩級，第一級可以按比例縮減1/2*1/2, 1/4*1/4, 1/8*1/8, 1/16*1/16, 1/32*1/32, 1/64*1/64或1/128*1/128；而第二級可以從1*1~1/2*1/2做任意比例的縮減動作，也就是第二級可以有小數(shù)點，不過最低只能到1/2*1/2。因此，可以由第一級+第二級來搭配產(chǎn)生所想要的縮減比例。

例如：1/2.5 * 1/4 => 第一級做1/2*1/2，然后第二級做4/5*1/2 就可以達(dá)到你所想要的scaling ratio。有關(guān)第二級scale down給個Scal_ver_num /Scal_hor_num的例子, 如果我們想要scale由 100x200 down to 90x160.

Scal_ver_num = [mod((ver_no_in+1)/ver_no_out)]x256/ver_no_out

Scal_hor_num = [mod((hor_no_in+1)/hor_no_out)]x256/hor_no_out

Scal_ver_num = mod[ (100) / 90 ] x 256 / 90 = 28.44 --> 28

Scal_hor_num = mod[ (200) / 160 ] x 256 / 90 = 113.77 --> 114


中斷控制器

該控制器有四個內(nèi)部中斷源，AHB Master出錯中斷、FIFO欠載中斷、垂直同步中斷和幀基地址改變中斷，這幾個中斷信號經(jīng)過組合形成一個全局中斷信號，只要這四個中斷源中的任意一個出現(xiàn)中斷，全局中斷信號就會出現(xiàn)斷言。這四個中斷源可以通過寄存器的修改來開啟和關(guān)閉

STN面板控制信號

以下是LCD控制器和STN面板的接口信號

* LC_DATA[7:0]：LCD數(shù)據(jù)總線，發(fā)送給STN面板上面需要被顯示的像素數(shù)據(jù)。根據(jù)STN所選擇的模式，數(shù)據(jù)直接加載到該總線上

* LC_VS(FLM)：LCD的幀同步信號，表明了一個新的幀的開始。在一幀的最后一個行脈沖結(jié)束后，F(xiàn)LM 變?yōu)橛行Р⒁恢北３值较乱恍忻}沖，F(xiàn)LM才撤銷斷言，并保持無效直到下一幀。FLM是高電平有效還是低電平有效是可以通過軟件配置的。

* LC_HS(LP)：LCD的行同步信號，被用來鎖存STN面板上的行數(shù)據(jù)。LP是高電平有效還是低電平有效是可以通過軟件配置的。


* LC_DE(ACD)：LCD數(shù)據(jù)使能信號。該信號可以配置成每一幀切換或者每隔N行切換。


* LC_PCLK：LCD輸出的移位時鐘，是讓STN面板用來同步LCD輸出的數(shù)據(jù)。LC_PCLK是高電平有效還是低電平有效是可以通過軟件配置的。


STN面板的接口時序

LCD控制器通過LCD的數(shù)據(jù)總線持續(xù)的傳送像素數(shù)據(jù)到LCD面板。總線的時序由LC_PCLK、LC_HS、LC_VS組成。LC_PCLK信號把像素數(shù)據(jù)打入到LCD面板內(nèi)部的移位寄存器。LC_HS指示每一行的開始，LC_VS則指示幀的第一行的開始。本LCD控制器可以支持絕大部分的單色LCD屏。圖3解釋了1位、2位、4位、8位LCD數(shù)據(jù)總線的接口時序。LC_HS信號再加上LC_VS信號表明了當(dāng)前幀第一行的結(jié)束。在真實顯示行中插入啞元行可以調(diào)節(jié)幀率。用戶可以自己配置啞元行的數(shù)量。

圖3 STN在8位, 4位, 2位以及1位數(shù)據(jù)寬度的接口時序

LCD屏的寬度(PL)和高度(LF)寄存器里面定義了LCD面板的尺寸。LCD控制器將會以“LCD屏開始地址寄存器”（LCDImage0FrameBase）中的值為首地址來掃描顯存，因此，被打上影音的區(qū)域?qū)罱K顯示在LCD面板上。

LCD虛擬頁面寬度參數(shù)指定了最大顯示頁面寬度。通過修改LCDImage0FrameBase，可以使得真實顯示的窗口大小和位置在虛擬頁面邊界的范圍內(nèi)變化。然后，對于編程人員來說，在軟件設(shè)置定義顯存掃描起地址的時候，是不能超多虛擬頁面的高度和寬度，否則，屏幕上可能會有一些意想不到的景象。

這個IP在LCD屏的接口上還比一般的LCD控制器多了對串口RGB屏的支持，我們在FPGA開發(fā)板上就是使用AUO A036QN01串口RGB屏來驗證。A036QN01的規(guī)格書上沒有Dummy data（LCD Serial panel pixel Parameters: offset=0200H)，但我們的design是有dummy data跟沒有dummy data的可以支持的。

IP內(nèi)部的接口時鐘關(guān)系

以上就這個IP的原理與子模塊作了充分的說明, 再接著介紹IP內(nèi)部的接口時鐘關(guān)系。

FTLCDC200包含了三個時鐘域分別為HCLK, LC_SCALER_CLK以及LC_CLK。HCLK時鐘使用于AHB接口而且這個時鐘與AHB接口是一致的。AHB必須為SoC上的LCD控制器提供足夠的帶寬用以由幀緩存區(qū)捕獲足夠的數(shù)據(jù)。

LC_SCALER_CLK提供時鐘給scaler模塊同時對scaler模塊也要足夠快來處理數(shù)據(jù)。LC_CLK用于產(chǎn)生像素時鐘。像素時鐘(LC_PCLK是由LC_CLK產(chǎn)生并且除以1, 2, 3等等。

此外, 這三個時鐘域必須按照下面的兩個原則才能運行順暢:

? 1. HCLK ≥ LC_SCALER_CLK ≥ LC_CLK (頻率)

? 2. LC_SCALER ≥ HCLK/16 (頻率)


LC_CLK的頻率變化依靠LCD屏的選擇與使用。使用這個IP在頻率上必須根據(jù)所選用的LCD屏的規(guī)格，下面兩個例子介紹選擇時鐘頻率的方法

范例1.

假設(shè)輸入的分辨率是640x480, 每個在幀緩存區(qū)內(nèi)的像素是16-bpp, AHB總線的帶寬是32 bits, LCD屏的分辨率是320x240而顯示的幀刷新率是30幀每秒。

在這個范例, scaling-down功能必須打開并且操作在1/2x1/2的步驟。

HCLK必須大于640x480 (輸入的分辨率) x 16 (bpp) x 30 (幀刷新率)/32 (總線帶寬) = 4.6 MHz

LC_SCALER_CLK必須大于640x480 (最大的 {輸入的分辨率, 輸出的分辨率}) x 30 (幀刷新率) = 9.2 MHz

LC_CLK必須大于320x240 (輸出的分辨率) x 30 (幀刷新率) x 1.2 (門廊的空白) = 2.8MHz

因此, 針對這個范例, 使用者能選擇以下的兩個條件

HCLK ≥ LC_SCALER_CLK ≥ 9.2 MHz

LC_CLK ≥ 2.8 MHz


范例2.

假設(shè)輸入的分辨率是640x480, 每個在幀緩存區(qū)內(nèi)的像素是16-bpp, AHB總線的帶寬是32 bits, LCD屏的分辨率是1280x960而顯示的幀刷新率是30幀每秒。

在這個范例, scaling-down功能必須打開并且操作在2x2的步驟。

HCLK必須大于640x480 (輸入的分辨率) x 16 (bpp) x 30 (幀刷新率)/32 (總線帶寬) = 4.6 MHz

LC_SCALER_CLK必須大于1280x960 (最大的{輸入的分辨率, 輸出的分辨率}) x 30(幀刷新率) = 36.8 MHz

LC_CLK必須大于1280x960 (輸出的分辨率) x 30 (幀刷新率) x 1.2 (門廊的空白) = 44.2 MHz

因此, 針對這個范例, 使用者能選擇以下的條件

HCLK ≥ LC_SCALER_CLK ≥ LC_CLK ≥ 44.2 MHz

在我們的FPGA上驗證配置FTLCDC200以顯示圖象的參數(shù)條件如下

FTLCDC200 ngo 以45 MHz的綜合條件來產(chǎn)生。

HCLK = 40 MHz

LC_CLK = 24 MHz

LC_SCALER_CLK = 24 MHz

如果有影像失真, 一般來說都是LC_CLK太快而違反了綜合的條件，放慢LC_CLK的時鐘就能解決問題。如果客戶使用的LCD 屏最慢的時鐘頻率是21MHz (46.5 ns) ，然而, LC_CLK是24 MHz 以及 divNo配置為 3所以最終LC_CLK 輸入LCD屏的時鐘頻率大約是8MHz, 這跟LCD屏的規(guī)格是不符的。