15nm工藝CMOS將如何發(fā)展？

在半導(dǎo)體制造技術(shù)相關(guān)國際會(huì)議“2010 IEEE International Electron Devices Meeting（IEDM 2010）”開幕前一天的2010年12月5日，舉行了一場以“15nm CMOS Technology”為題的短講座。在最尖端邏輯LSI方面，美國英特爾已開始量產(chǎn)32nm工藝的微處理器，最大硅代工廠商臺(tái)灣臺(tái)積電（TSMC）則開始采用28nm工藝進(jìn)行少量量產(chǎn)。與32及28nm工藝相比，15nm工藝相當(dāng)于領(lǐng)先其兩代。所以以實(shí)現(xiàn)15nm工藝LSI的多個(gè)技術(shù)領(lǐng)域?yàn)閷?duì)象的短講座，在開幕之前就備受關(guān)注。僅登記人數(shù)就超過了400名，講座正式開始后，會(huì)場座無虛席，甚至出現(xiàn)了站著的聽眾。其場面甚至超過了本次大會(huì)的主題演講。

“在15nm工藝的技術(shù)節(jié)點(diǎn)方面，磁場耦合等的積層芯片間無線通信技術(shù)，以及LSI布線中形成的新型非易失性存儲(chǔ)器技術(shù)的重要性將進(jìn)一步提高”。在短講座上登臺(tái)演講的瑞薩電子技術(shù)開發(fā)本部先行研究統(tǒng)管部高級(jí)專員林喜宏，以“BEOL Technology toward the 15nm Technology Node”為題公開了以上預(yù)測。

林喜宏表示，在15nm工藝的技術(shù)節(jié)點(diǎn)方面，CMOS工藝將實(shí)現(xiàn)業(yè)界標(biāo)準(zhǔn)化，半導(dǎo)體廠商之間的競爭也將向三維積層芯片技術(shù)及邏輯LSI布線中形成的新型非易失性存儲(chǔ)器等方面轉(zhuǎn)移。

關(guān)于三維積層芯片技術(shù)，雖然目前正在推進(jìn)硅貫通電極（Through Silicon Via：TSV）的技術(shù)開發(fā)，但林喜宏表示，將TSV用于邏輯LSI時(shí)存在兩大技術(shù)課題。一是在TSV中流通電流時(shí)，由于TSV產(chǎn)生的電磁噪聲，存在“附近的MOS晶體管特性發(fā)生變化”（林喜宏）的可能性。另一課題是“隨著溫度變化，TSV的容量及電阻會(huì)改變”（林喜宏）。林喜宏表示，“像原來的LSI多層布線那樣在絕緣膜中形成時(shí)沒有問題，但像TSV一樣在硅基板中形成布線時(shí)就會(huì)出現(xiàn)問題”。

避免出現(xiàn)該問題的有效對(duì)策之一便是“以磁場耦合為代表的無線積層芯片間通信”（林喜宏）。不過，林喜宏建議，“目前以電路技術(shù)人員為中心推進(jìn)開發(fā)的趨勢(shì)越來越明顯。今后，通過利用LSI制造技術(shù)人員的知識(shí)，可大幅減小線圈的尺寸并削減耗電量。而且還會(huì)有很多相關(guān)創(chuàng)意”。

林喜宏表示，掌握15nm工藝關(guān)鍵的另一項(xiàng)技術(shù)是LSI布線中形成的新型非易失性存儲(chǔ)器。比如，此前的混載DRAM，即使是內(nèi)置于尖端邏輯LSI中的產(chǎn)品，也不用在低介電率（low-k）層間絕緣膜中形成電容器，而是將其嵌入到電容器專用氧化膜中。因此，混載DRAM存在需要特殊制造工藝的問題。

對(duì)此，在15nm工藝中，由于CMOS工藝將實(shí)現(xiàn)業(yè)界標(biāo)準(zhǔn)化，因此需要特殊制造工藝的混載存儲(chǔ)器的應(yīng)用范圍會(huì)越來越小。按照這一觀點(diǎn)來看，林喜宏認(rèn)為，以可變電阻式存儲(chǔ)器（ReRAM）為首的新一代非易失性存儲(chǔ)器為了提高對(duì)標(biāo)準(zhǔn)CMOS工藝的移植性，可在low-k材料中形成的技術(shù)開發(fā)將變得更為重要。