“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng)新與應用展”(China IC Expo，簡稱CICE)上業(yè)界熱議的一個話題。的確，現(xiàn)如今FPGA越來越“強勢”，越來越多地將ARM核、MCU、DSP等融合進來，在性能和功耗上對ASIC進行全面圍堵。不只如此，當硅制造技術進入到28nm甚至更低節(jié)點時，芯片制造動輒上百萬美金的NRE費用也讓系統(tǒng)設計公司吃不消。面對殘酷的現(xiàn)實，占全球ASIC市場份額第一位(2012占全球13.8%)的富士通半導體將如何應對?
ASIC在高性能應用領域不可替代
“標準ASIC市場低增長的一個原因是其小批量、低復雜度的細分市場正受到來自FPGA和ASSP的擠壓，而另一個原因是許多企業(yè)(客戶)并不希望等待9至12個月以設計標準單元ASIC原型。例如臺灣、中國大陸等地的客戶往往不會等待標準單元ASIC設計，而是喜歡直接采用ASSP，即使在性能上會有一些損失。”富士通半導體市場部副經理陳博宇(Alex Chen)在CICE同期舉辦的IC制造與設計服務論壇上表示。
此外，對于ASSP制造商，其收入可以從多個客戶中獲得，而對于ASIC制造商，收入僅來自單一客戶，而技能精湛的設計工程師卻日益短缺。因此許多IC廠商將目光投向了ASSP而不是標準單元ASIC。
而在高性能應用領域，情況就完全不同了。舉例來說，比較40nm工藝下相似功能的芯片面積，如下圖2所示，可以看到在線寬相同的條件下，采用FPGA 設計的芯片面積會比采用ASIC大很多，ASIC的優(yōu)勢非常明顯。
雖然ASIC現(xiàn)在正受到來自FPGA和ASSP的夾擊，但在高性能應用領域，只要有量和足夠的設計能力，ASIC的優(yōu)勢還是非常明顯。去年轟動一時的某FPGA大廠在華為的合同額降低很厲害就是一個例證，原因是華為很大部分的FPGA項目改用了ASIC設計!
“從現(xiàn)在開始，ASIC的市場將呈現(xiàn)一個健康穩(wěn)定的發(fā)展態(tài)勢。以前富士通半導體的ASIC收入很大一部分來自日本市場，不過未來諸如佳能、索尼、夏普等這些日本廠商將會減少購買，而與此對應的是中國廠商正不斷在網絡、存儲、高性能服務器領域等高端市場擴張版圖。因此富士通半導體現(xiàn)在所要做的是將先進的高端ASIC設計服務更多地擴展到中國。” 陳博宇指出。
在先進節(jié)點上的積累：28nm的 30個tape out和7個量產…
早在上世紀90年代，富士通半導體就在中國大陸開始推廣ASIC方案和設計服務。針對不同時期不同的市場需求，富士通半導體都有與之相適應的ASIC方案和設計服務，如下圖3所示為富士通半導體技術路線圖。40nm以上工藝產品當前還是在富士通自己的晶圓廠生產，而40nm以下的產品則是和全球第一大代工廠臺積電(TSMC)合作。
和TSMC的密切合作是富士通半導體能夠帶給高性能應用廠商的高價值之一，陳博宇指出：“TSMC擁有世界上最先進的硅制造技術，再加上富士通半導體的Know-How，您將比其他廠商(非富士通半導體客戶)更優(yōu)先地使用到世界上最先進的半導體工藝制程。”
“2012年，富士通半導體已經將成熟量產的28nm先進半導體制造技術帶給了中國高端SOC設計廠商，客戶的反應非常好。截至目前，我們在28nm工藝上的Tape out數量已經達到30個，其中7個項目已經量產。而且今年即2013年，我們有2個20nm的項目正在進行中。這些合作使我們在對制程的管理和優(yōu)化、良率(yield)的控制和提升方面積累了大量經驗。這些經驗不只是富士通半導體的財富，對客戶也是具有非常重要的意義。”陳博宇進一步補充道。
高質量、寬泛、一站式IP解決方案
ASIC的一個關鍵特點就是其復雜性(Complexity)，隨著系統(tǒng)越來越復雜，對于IP有著寬泛和可靠性方面的要求，使用量也越來越大。種類齊全的經過驗證的一站式IP供應是富士通半導體帶給高端SoC客戶的又一獨特價值。如下圖所示，SOC設計中需要各種類型的IP，例如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等，富士通半導體都有與之相應的IP積累。
富士通半導體的IP分為兩種，一種是富士通半導體自己開發(fā)的IP，另一種是從第三方購買的IP。在IP的管理上，富士通半導體有它獨特的方法，即IPV (IP Verification flow)，遵循這樣獨特的設計和驗證流程就可以保證打上富士通Logo的IP質量。這樣就在客戶和第三方IP提供商之間又加了一道保險。
“富士通半導體本身是一個IDM的公司，我們有自己的產品，本身就會考慮到自己產品量產的質量，所以會做很嚴格的質量管控，在自己的產品上做驗證。經過富士通整個大的平臺的驗證，IP的質量肯定會更有保證。” 陳博宇補充。
此外，富士通半導體經過嚴格評估和量產驗證的IP能夠省去客戶為尋找各個IP而去和不同IP供應商談判的時間。由于富士通半導體有很多合作伙伴，擁有非常大的客戶群，因此能夠拿到更具優(yōu)勢的價格，這對資金壓力巨大的SoC設計廠商來講無疑非常重要。從芯片的風險角度講，一旦芯片出現(xiàn)IP的質量問題，客戶也無需為此而在各個IP供應商之間周旋。從成本角度，富士通半導體所提供的打包IP方案也會幫助節(jié)省客戶初期的IP 投入。
系統(tǒng)方案幫助客戶專注于核心設計
當半導體工藝節(jié)點從65nm向下發(fā)展到16/14nm的過程中，ASIC設計的成本增長是巨大的，現(xiàn)在動輒上百萬的NRE費用可是失敗不起的，這樣SoC的系統(tǒng)前期驗證就變得非常重要。不過，不用擔心，富士通半導體已經為您準備好了SoC驗證平臺。如下圖6所示，這包括ARM-SoC Platform和系統(tǒng)原型開發(fā)套件(System prototyping kit)。
這里以Cortex-A15 SoC平臺為例。系統(tǒng)原型開發(fā)套件可以對Cortex-A15平臺以及集成IP如CPU和外設進行評估。在ASIC開發(fā)之前的早期驗證期間對IP的質量和互操作性進行評估，包括：PCIe/SATA/USB3.0/GbE。CPU效能的評估：Cortex-A15，R4F，M3。還能提供S / W開發(fā)：樣品的Linux驅動程序和OS移植服務。
特別值得一提的是，上圖中的系統(tǒng)方案中紅色字體表示的部分如PCIe/SATA/USB3.0/GbE等，都是富士通半導體自己的產品，這就保證了外設的完整性，消除了在系統(tǒng)兼容性等方面的影響。
“以前客戶自己搭平臺驗證，費時又耗力?，F(xiàn)在有了這樣的平臺將會大大縮短SoC設計前期的驗證時間，包括客戶自己搭平臺的時間也節(jié)省了?？蛻糁恍枰瓿上到y(tǒng)設計中最核心的部分，剩下的富士通半導體幫您搞定。另外，除了Cortex-A15 SoC平臺，富士通半導體還有Cortex-A9 SoC平臺等，未來還將繼續(xù)發(fā)展其他的ARM核系列平臺。” 陳博宇介紹說。
在高性能應用領域的成功案例
本屆CICE富士通半導體的展臺展示了過去3年富士通半導體的ASIC設計服務在高性能應用領域取得的一系列令人矚目的成績， 這包括：內含富士通半導體ADC/ DAC IP的ASIC產品支持40G、100G、400G 波分復用網絡(DWDM)和測試儀表市場，工藝節(jié)點從65nm——40nm——28nm，有多個電信設備行業(yè)的頂級客戶采用了該公司的技術并成功實現(xiàn)量產。
在通信領域，富士通半導體是目前100G/400G波分復用網絡的唯一的核心IP和ASIC方案提供商， 并且還在創(chuàng)造新的記錄，2013年首個28nm 80G～100G ADC/ DAC IP也將誕生，成為推動100/400G網絡商用的重要力量。
在消費市場，富士通半導體的世界上第一個采用28nm HPL(高性能低功耗)工藝的LTE/3G/2G 基帶LSI，用于手機。由于特別使用了富士通半導體開發(fā)的低功耗methodology，使其降低了30%的動態(tài)功耗。在設計方面，此基帶LSI還采用了富士通半導體的一系列的IP，包括ARM Cortex、DigRFV3、V4、HSIC、USB2.0…
富士通半導體的SPARC CPU在國際上高性能計算領域很有代表性。SPARC64 X是與ORACLE合作開發(fā)的第10代處理器，含有16個內核的多核多線程處理器，是屬于世界領先的。
隨著中國設計能力的提升，這些目前還很先進的技術在國內的需求越來越大，如圖6所示為富士通半導體的28nm技術目標市場。“我們看到了這種需求，所以通過本屆CICE展會和技術論壇展示這些有代表性的成功案例，希望富士通半導體的ASIC設計服務能夠助力中國高端SoC設計的夢想照進現(xiàn)實。” 陳博宇最后總結。
下載文檔
