當前位置:首頁 > 模擬 > 模擬
[導讀]SuVolta日前宣布推出PowerShrink™低功耗平臺。該平臺可以有效降低CMOS集成電路2倍以上的功耗,同時保持性能并提高良率。SuVolta和富士通半導體有限公司(Fujitsu Semiconductor Limited)今天還共同宣布,富士通

SuVolta日前宣布推出PowerShrink™低功耗平臺。該平臺可以有效降低CMOS集成電路2倍以上的功耗,同時保持性能并提高良率。SuVolta和富士通半導體有限公司(Fujitsu Semiconductor Limited)今天還共同宣布,富士通已獲得授權使用SuVolta創(chuàng)新型PowerShrink™低功耗技術。

該PowerShrink低功耗平臺由SuVolta的Deeply Depleted Channel™ (DDC)CMOS晶體管技術以及充分利用DDC晶體管性能的DDC優(yōu)化電路和設計工藝組成。該平臺可以使電源電壓降低30%以上,可降低動態(tài)功耗一半以上,同時保持性能表現(xiàn),并可減少80%以上的泄漏功耗。這些優(yōu)勢廣泛適用的集成電路產(chǎn)品包括處理器,靜態(tài)隨機存取存儲器(SRAM),以及對今天的移動產(chǎn)品起到關鍵作用的SoC等。

賽普拉斯半導體公司(Cypress Semiconductor)創(chuàng)始人、總裁、首席執(zhí)行官及總監(jiān)T.J. Rodgers博士表示:“在當今世界,移動應用日益占據(jù)主導地位,功耗和成本是半導體工藝技術向更小化發(fā)展的主要限制因素。 SuVolta已研制出一種創(chuàng)新的方式可以顯著降低CMOS晶體管有源和泄漏功率。通過緊縮閾值電壓的變異,同時保持在較低的電源電壓工作的性能,SuVolta的平臺可延伸平面CMOS工藝和產(chǎn)品的使用壽命,并避免使用其他昂貴、復雜技術的支持,比如EUV光刻技術,F(xiàn)D-SOI以及FinFET元件等。此外,該技術可以使公司能夠保持和擴大原本多年來累積開發(fā)出的IP模塊。”

SuVolta已經(jīng)展示了0.5伏以下的大型SRAM塊的運行,從而證實了DDC的晶體管能在VDD降低遠超過30%的條件下維持電路功能。這一低于0.5伏的工作電壓是已報告的65納米CMOS技術中最低的之一,并顯著低于使用傳統(tǒng)CMOS技術的典型SRAM的最低工作電壓(VDD-min)0.8伏。

SuVolta的Deeply Depleted Channel (DDC)晶體管技術

控制能耗對于為集成電路產(chǎn)品添加功能,以及半導體工藝技術更小化起到重要的促進作用。SuVolta的Deeply Depleted Channel晶體管采用一種特殊的通道結構,與傳統(tǒng)的晶體管技術相比,對于低功耗運行具有明顯的益處。通過減少50%的閾值電壓(VT)變異,DDC晶體管可以實現(xiàn)30%或更多的電源電壓降低,同時保持相同的系統(tǒng)時鐘速度并減少整體泄漏。通過增加通道的載流子遷移率,DDC晶體管可以增加驅動電流(Ieff)10%以上。此外,DDC的晶體管能夠大幅增加基底系數(shù),從而通過基底偏壓(body biasing)來實現(xiàn)更加有效的閾值電壓管理。

“直到現(xiàn)在,有關半導體工藝技術的創(chuàng)新還主要集中在提高性能,但半導體行業(yè)今天面臨的最大的問題不再是性能而是功耗。SuVolta正致力于通過顯著減少晶體管閾值電壓變化以實現(xiàn)電源電壓降低來解決能耗問題”,SuVotla公司首席技術官Scott Thompson博士表示,“SuVolta的DDC亞微米技術通過限制隨機及其他來源的摻雜擾動,解決了閾值電壓控制,同時提高載流子遷移率并降低器件電容,以確保在低功耗下維持電路的速度。”

便于采用– 與現(xiàn)有的制造及設計流程相兼容

SuVoltaPowerShrink低功耗平臺與當前的制造和設計基礎設施相兼容。SuVolta的DDC晶體管利用現(xiàn)有的CMOS設計規(guī)則和工藝流程,并能在現(xiàn)有的工廠進行生產(chǎn),因為它并不需要新設備或新材料。SuVolta的PowerShrink平臺還支持傳統(tǒng)的設計工具和設計流程。

SuVolta的電路和設計工藝利用DDC晶體管的獨特性能優(yōu)勢,進一步降低功耗,比傳統(tǒng)的晶體管更能有效管理VT。調(diào)整基底偏壓可用來糾正系統(tǒng)制造的差異,進而進一步降低VT的變化并提高測試良率。動態(tài)基底偏壓可以用來降低溫度和老化的影響,并確保在低功耗運行中實現(xiàn)更加有效的電源模式。

“功耗已成為限制各種移動設備功能的主要因素,包括智能手機、平板電腦和筆記本電腦等”,SuVolta公司總裁兼首席執(zhí)行官Bruce McWilliams 博士表示,“降低半導體的功耗對開發(fā)各類產(chǎn)品和應用具有很多益處,SuVolta很高興能為業(yè)界提供這樣一個技術平臺,促進持續(xù)發(fā)展平面CMOS技術的可能性。”

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉