GlobalFoundries宣布其28納米制程服務已準備就緒

時間：2011-01-20 10:10:38

關鍵字： GLOBALFOUNDRIES IP DFM 布線

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]晶圓代工業(yè)者GlobalFoundries與其EDA、IP供貨商伙伴共同宣布，已經完成28納米CMOS制程的數字設計流程驗證；該制程命名為“超低功耗(superlowpower，SLP)”，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(high-kmetal

晶圓代工業(yè)者GlobalFoundries與其EDA、IP供貨商伙伴共同宣布，已經完成28納米CMOS制程的數字設計流程驗證；該制程命名為“超低功耗(superlowpower，SLP)”，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(high-kmetalgatestack)。

GlobalFoundries表示，現可讓客戶生產已通過驗證的28納米設計，并可提供一系列包括合成(synthesis)、布線、驗證與可制造性設計(DFM)在內的工具與設計解決方案；其EDA與IP包括Synopsys、Metor、Magma、Apache、Cadence與ARM。

此外GlobalFoundries聲稱，其設計流程包括進階的設計規(guī)則檢查(designrulechecking)──DRC+，采用二維的形狀式樣板比對法(shape-basedpattern-matching)，能將厘清復雜制程問題的速度提升100倍，又不犧牲精確度。

據了解，Cadence已經利用自家工具完成該制程節(jié)點的一款內含數百萬晶體管、面積尺寸僅9mm2的驗證設計，包含高階合成、低功耗、布線、DFM與驗證；該設計將在2011上半年完成硅驗證，而完整的28納米設計、布局腳本，以及一系列建議解決方案白皮書、DFM，將可在第一季提供給客戶。

Synopsys所提供的工具包括設計與實體驗證應用的LynxDesignSystem與GalaxyImplementationPlatform；Mentor的方案則整合了Olympus與Calibre等布線及制造評估(manufacturingscoring)工具。此外Apache的設計解決方案，鎖定關鍵性的功耗、噪聲與可靠度等設計挑戰(zhàn)；ARM則聚焦Artisan實體IP平臺。