三種立場的6名演講者就無廠化時代的測試課題發(fā)表演講

“STS會議1測試”剛剛開始。攝影：Tech-On!。（點擊放大）
以前日本在LSI測試工作基本上是由集成器件廠商（Integrated Device Manufacturer，IDM）的測試部門承擔的，與其他部門及外部委托方沒什么關系。最近這種狀況逐漸發(fā)生改變。其背景在于LSI的復雜化及前工序（晶圓處理）的外部委托化（即無廠化）。而且，由于被視為永久課題的成本削減要求不斷增強等緣故，這一勢頭絲毫沒有平息的意思。

12月7日，“Semicon Japan 2011”（12月7日～9日在千葉縣幕張MESSE舉行）”舉行了“STS會議1測試：暢談測試技術的現狀與未來!成本和質量管理”研討會，半導體廠商、LSI測試儀廠商及測試受托企業(yè)等與試測相關的三方登臺演講。6名演講嘉賓分別演講25分鐘后，還設置了“公開討論”環(huán)節(jié)。其中頗受矚目的是由6名演講者回答主持人提出的問題。演講者從各自立場出發(fā)做了精彩發(fā)言，雖然活動時間很短，但內容頗為充實。

主持人由專業(yè)測試公司Tera Probe的椛田和雄擔任。首先提出了通過事先向預約聽講者詢問后引起興趣的人最多的兩個問題。一個是“如何制定從設計到測試的方案”。另一個是“在測試方面如何在自主實施與外部委托之間取得平衡”。每個問題安排了3名演講嘉賓來做答。

首先，在“設計到測試的方案”方面，由半導體廠商瑞薩電子的加賀博史、LSI測試廠商愛德萬的植田基夫，以及測試服務提供商臺灣京元電子(King Yuan Electronics)的梁明成三人闡述了看法。瑞薩的加賀談到了DFT（Design For Testability，可測試設計）。據他介紹，已經有很多DFT技術實現實用化。但是，從中選擇哪些技術相組合才好，則因芯片不同而異。從這一意義來說，“DFT已進入集成技術尤為重要的時代”（加賀）。

愛德萬的植田作為測試廠商介紹了為與設計方協調一致而采取的舉措。比如，為了能夠使Verilog-HDL的邏輯模擬數據（VCD）直接在LSI測試儀上使用，準備了“數據包序列”。只要遵守測試儀的硬件規(guī)定并準備模擬數據，基本上都可直接讀入LSI測試儀。另外，還準備了不合并兩個測試程序即可直接同步運行（兩個測試程序在1臺LSI測試儀上同步執(zhí)行）的機制。

京元電子的梁明成就測試成本列出了耐人尋味的數據。據他調查，即使縮短每項測試，整個測試的成本也基本不會變化。在其展示的圖表中，每項測試的時間無論是不變、縮短10％、20％還30％，整個測試的成本也幾乎相同。而增加可同時測試的芯片個數則可為削減整個測試的成本做出大貢獻。但是，同時測試的個數如果增加過多，測試儀的硬件等成本也會隨之上升。梁明成表示，同時測試的個數目前以8個或4個為最佳。

在第二個問題即“自主測試VS外部委托”方面，由半導體廠商東芝的浦田浩司、LSI測試儀廠商泰瑞達（Teradyne）的梅永敬、后工序（組裝和測試）受托企業(yè)美國安可科技（Amkor Technology）的Michael Rutigliano三人發(fā)表了看法。東芝的浦田介紹了自主測試和委托測試各自的好處。自主測試的優(yōu)點有三個：（1）使用同一家測試儀廠商的測試儀的情況較多，無論樣品芯片還是量產芯片都可利用相同的測試程序來測試。（2）故障分析容易。（3）無需向委托方支持委托費，測試成本低。而通過外部委托來測試的話，其優(yōu)點在于：（1）可接受一攬子服務。（2）能夠在供貨目的地制造及測試，可降低物流成本。（3）可根據芯片產量（測試處理量）的變化來靈活應對。

泰瑞達的梅永敬同時以自主測試和委托測試為對象，提出了三項要注意的地方：（1）委托方普遍存在熟悉電路的工程師較少的情況，因此要將應用板卡的設計做得簡單些。（2）聽到海外測試委托方的成本時最初大多會感到吃驚，這時重要的是要相關三方對成本進行研究。（3）改換測試程序需要花費大量成本，因此要使用全球市場上普及的LSI測試儀。

最后，美國安可科技（Amkor Technology）的Rutigliano介紹了測試服務提供商及后工序受托企業(yè)的劣勢和優(yōu)勢。劣勢方面提到的是：有的項目成本較高，合同等談判較麻煩，其間可能會發(fā)生意外情況，等等。而在Rutigliano展示的幻燈片中，列出的優(yōu)點卻超過劣勢的10倍，不過最重要的是，由于有大量客戶幫助分擔成本，因此可充分利用各種資源（設備及專家等）。比如，在產量增加時，能夠立即確保大規(guī)模的設備。另外，即使是自己公司內部幾乎無應用經驗的技術，也有不少測試服務提供商及后工序受托企業(yè)擁有相應測試能力。2.5維及3維封裝的芯片及模塊的測試技術就是其中一例。（記者：小島 郁太郎，Tech-On?。?