晶圓級(jí)封裝

晶圓級(jí)封裝(Wafer Level Packaging；WLP)是IC封裝方式的1種，是整片晶圓生產(chǎn)完成后，直接在晶圓上進(jìn)行封裝測(cè)試，完成之后才切割制成單顆IC，不須經(jīng)過(guò)打線或填膠，而封裝之后的芯片尺寸等同晶粒原來(lái)大小，因此也稱為芯片尺寸晶圓級(jí)封裝(Wafer Level Chip Scale Package；WLCSP)。由于WLP具有較小封裝尺寸與較佳電性表現(xiàn)的優(yōu)勢(shì)，較容易組裝制程、降低整體生產(chǎn)成本等。此外，WLP整合晶圓制造、封裝和測(cè)試，也簡(jiǎn)化晶圓代工到產(chǎn)品出貨的制造過(guò)程。傳統(tǒng)的WLP封裝多采用Fan in型態(tài)，但是伴隨IC信號(hào)輸出的接腳數(shù)目增加，對(duì)球距要求趨于嚴(yán)格，加上部分組件對(duì)于封裝后尺寸以及信號(hào)輸出腳位元位置的調(diào)整需求，因此變化衍生出Fan out，或是Fan in及Fan out相互運(yùn)用等各式新型WLP封裝型態(tài)，其制程概念已跳脫傳統(tǒng)WLP封裝。WLP運(yùn)用在先進(jìn)制程如40、28奈米等，在頂級(jí)的產(chǎn)品上才會(huì)運(yùn)用到這種技術(shù)，特別是新科技產(chǎn)品，前后段必須緊密結(jié)合。WLP也是現(xiàn)在封裝廠積極拓展的領(lǐng)域，包括日月光、硅品、力成均加強(qiáng)化高階封裝制程的能力。臺(tái)積電也在日前宣布三度投入資金，用于轉(zhuǎn)投資封測(cè)廠精材科技，直接跨入封裝領(lǐng)域，掌握后段制程。(李洵穎)