SiP主外 3D IC主內(nèi)，兩者是互補(bǔ)技術(shù)

3D IC作為新興的半導(dǎo)體製程技術(shù)之一，已吸引許多關(guān)注的目光，但同時(shí)也引來許多的爭議。尤其是與SiP技術(shù)間的差異。對(duì)此，專精於晶片封裝的半導(dǎo)體技術(shù)供應(yīng)商Tessera提出了獨(dú)到的看法。

附圖 : Tessera互連、元件與材料部門資深副總裁Craig Mitchell

SiP技術(shù)已普遍用在手機(jī)上

Tessera互連、元件與材料部門資深副總裁Craig Mitchell表示，在現(xiàn)今市場(chǎng)上，SiP技術(shù)已普遍用在手機(jī)上。尤其在智慧型手機(jī)中，可以找到兩到三個(gè)，甚至是四個(gè)SiP，因?yàn)檫@項(xiàng)技術(shù)已被廣泛地運(yùn)用在藍(lán)牙、WiFi與GPS等無線技術(shù)上。此外，快閃記憶卡也可被視為SiP應(yīng)用的一種。隨著這些應(yīng)用的普及，每年約有數(shù)十億顆SiP晶片被製造並銷售到市面上。

單就手機(jī)市場(chǎng)的普遍應(yīng)用來看，Mitchell認(rèn)為SiP的基礎(chǔ)技術(shù)已相對(duì)成熟。然而，SiP應(yīng)被視為能夠不斷發(fā)展的工具套件，以符合特定應(yīng)用在尺寸、效能，或是價(jià)格需求。但他也指出，SiP技術(shù)仍存在許多挑戰(zhàn)，其中最主要的挑戰(zhàn)為訊號(hào)整合、功率分佈及散熱，尤其是在嘗試結(jié)合類比與數(shù)位科技時(shí)。同時(shí)，為了能更完整地發(fā)揮SiP技術(shù)的優(yōu)勢(shì)，設(shè)計(jì)與製模工具也需要被有效地改善。

3D IC是電子裝置持續(xù)微型化與整合的重要階段

至於3D IC技術(shù)，Mitchell表示，3D IC是電子裝置持續(xù)微型化與整合的下個(gè)重要階段。在整體半導(dǎo)體產(chǎn)業(yè)中，許多公司都在研發(fā)能符合該領(lǐng)域需求的技術(shù)，而矽穿孔（TSV）就是一項(xiàng)特殊的技術(shù)，並已引起市場(chǎng)的高度關(guān)注，許多公司也已推出適合量產(chǎn)的TSV技術(shù)。

SiP與3D IC是互補(bǔ)的技術(shù) 而非競(jìng)爭

而對(duì)於SiP與3D IC之間的爭議，Mitchell則認(rèn)為，SiP與3D IC是互補(bǔ)的技術(shù)，而非相互競(jìng)爭。他表示，這兩項(xiàng)技術(shù)在3D整合工具套件中，皆有相當(dāng)?shù)膬r(jià)值。相較於SiP技術(shù)在「晶片外（off-chip）」封裝所造成的延遲與互連密度限制，3D IC技術(shù)則是藉由提供裝置間虛擬的「晶片上（on-chip）」路由，能在晶片間提供更高速度與更大的頻寬。另一方面，由於SiP技術(shù)運(yùn)用已完善建立的基礎(chǔ)架構(gòu)，因此成本通常較低，且較容易建置。

Mitchell強(qiáng)調(diào)，每一項(xiàng)新技術(shù)都會(huì)面臨挑戰(zhàn)，而且在大多數(shù)的情況裡，這些挑戰(zhàn)都會(huì)被克服。雖然這些挑戰(zhàn)通常都與特定應(yīng)用相關(guān)，但3D IC技術(shù)一般來說會(huì)面臨的主要挑戰(zhàn)包含：有效的設(shè)計(jì)與製模工具、電源管理、熱量管理、基礎(chǔ)建設(shè)的完善度，以及最終成本的控制。此外，隨著這個(gè)產(chǎn)業(yè)朝向異質(zhì)3D IC堆疊整合的方向發(fā)展，為了解決良裸晶粒（known-good-die）問題，並協(xié)調(diào)不同裝置來源的設(shè)計(jì)與產(chǎn)品，將會(huì)衍伸出物流與商業(yè)上的諸多挑戰(zhàn)。