Xilinx/臺(tái)積電合作16奈米FinFET制程

時(shí)間：2013-05-30 05:55:00

關(guān)鍵字： Xilinx 臺(tái)積電 FINFET 賽靈思

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]賽靈思(Xilinx)與臺(tái)積電共同宣布聯(lián)手推動(dòng)一項(xiàng)賽靈思稱之為「FinFast」的專案計(jì)劃，采用臺(tái)積電先進(jìn)的16奈米FinFET(16FinFET)制程技術(shù)打造具備最快上市速度及最高效能優(yōu)勢的可編程邏輯閘陣列(FPGA)元件，雙方投入所需資

賽靈思(Xilinx)與臺(tái)積電共同宣布聯(lián)手推動(dòng)一項(xiàng)賽靈思稱之為「FinFast」的專案計(jì)劃，采用臺(tái)積電先進(jìn)的16奈米FinFET(16FinFET)制程技術(shù)打造具備最快上市速度及最高效能優(yōu)勢的可編程邏輯閘陣列(FPGA)元件，雙方投入所需資源組成一支專屬團(tuán)隊(duì)，針對FinFET制程與賽靈思的UltraScaleTM架構(gòu)共同進(jìn)行最佳化?；诖隧?xiàng)計(jì)劃，16FinFET測試晶片預(yù)計(jì)今年稍后推出，而首款產(chǎn)品將于2014年問市。
此外，兩家公司亦共同合作藉助臺(tái)積電的CoWoS三維積體電路(3D IC)制造流程以實(shí)現(xiàn)最高層級的3D IC系統(tǒng)整合及系統(tǒng)級效能，雙方在此領(lǐng)域合作的相關(guān)產(chǎn)品將稍后擇期另行宣布。

賽靈思總裁暨執(zhí)行長Moshe Gavrielov表示，賽靈思相當(dāng)有信心賽靈思與臺(tái)積電在16奈米FinFast計(jì)劃上的合作將延續(xù)雙方過去在各項(xiàng)先進(jìn)技術(shù)上所獲得的成果與領(lǐng)導(dǎo)地位。賽靈思致力與臺(tái)積電合作因?yàn)榕_(tái)積電在制程技術(shù)、設(shè)計(jì)實(shí)現(xiàn)、服務(wù)、支援、品質(zhì)與產(chǎn)品交貨等各方面皆是專業(yè)積體電路制造服務(wù)業(yè)界的領(lǐng)導(dǎo)者。

臺(tái)積電最近宣布將16FinFET制程技術(shù)的生產(chǎn)時(shí)程提前到2013年，賽靈思與臺(tái)積電的合作除了可受惠于該制程生產(chǎn)進(jìn)度加快之外，亦享有臺(tái)積電16FinFET技術(shù)所帶來的高效能與省電優(yōu)勢。

賽靈思與臺(tái)積電合作將高階FPGA的各項(xiàng)需求導(dǎo)入FinFET的開發(fā)過程，誠如其在28HPL與20SoC制程開發(fā)時(shí)的做法一樣；雙方將進(jìn)一步針對臺(tái)積電的制程技術(shù)、賽靈思的UltraScale架構(gòu)與新世代開發(fā)工具共同進(jìn)行最佳化以獲取最佳成果。UltraScale為賽靈思全新的ASIC等級架構(gòu)，能針對從20奈米平面式制程到16奈米以及更先進(jìn)的FinFET制程進(jìn)行微縮，亦可透過3D IC技術(shù)進(jìn)行系統(tǒng)單晶片的微縮。