臺(tái)積電在硅基板上實(shí)現(xiàn)鍺溝道FinFET，證實(shí)良好的晶體管特性

時(shí)間：2012-12-17 08:02:00

關(guān)鍵字：臺(tái)積電基板晶體管硅基

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]臺(tái)積電（Taiwan Semiconductor Manufacturing Co., Ltd.）在“IEDM 2012”上公布，使用與硅基FinFET相同的工藝技術(shù)在硅基板上制成了鍺溝道FinFET，并獲得了出色的晶體管特性（論文編號(hào)：23.5）。臺(tái)積電表示，電導(dǎo)率/

臺(tái)積電（Taiwan Semiconductor Manufacturing Co., Ltd.）在“IEDM 2012”上公布，使用與硅基FinFET相同的工藝技術(shù)在硅基板上制成了鍺溝道FinFET，并獲得了出色的晶體管特性（論文編號(hào)：23.5）。臺(tái)積電表示，電導(dǎo)率/S因子（gm/SS）的數(shù)值作為未施加應(yīng)變的多柵極構(gòu)造鍺溝道FET，為迄今報(bào)告過(guò)的最出色數(shù)值?！皬木C合措施的水平來(lái)看，可感到臺(tái)積電在鍺溝道FET上所做的努力”（聽(tīng)過(guò)演講后的晶體管技術(shù)人員）。

臺(tái)積電此次通過(guò)開(kāi)發(fā)名為“Aspect-Ratio-Trapping（ART）”的技術(shù)，成功提高了鰭狀溝道的品質(zhì)。該技術(shù)利用了在深寬比較大的STI（shallow trench isolation）上使鍺膜生長(zhǎng)時(shí)，只有鍺膜下部會(huì)產(chǎn)生結(jié)晶缺陷，而上部可形成缺陷少的高品質(zhì)膜的現(xiàn)象。將這種高品質(zhì)的鍺膜作為溝道使用，從而實(shí)現(xiàn)了出色的晶體管特性。

此次試制的溝道長(zhǎng)度為1μm的鍺溝道FinFET，顯示出了電源電壓為0.5V時(shí)達(dá)到76mV/decade的良好S因子。將柵級(jí)長(zhǎng)度縮小至70nm時(shí)，電導(dǎo)率在電源電壓為1V時(shí)達(dá)到1.2mS/μm、為0.5V時(shí)達(dá)到1.05mS/μm，性能出色。而且導(dǎo)通/截止比也高達(dá)105。（記者：大下淳一，《日經(jīng)電子》）

實(shí)現(xiàn)了高品質(zhì)的鍺溝道。（點(diǎn)擊放大）

證實(shí)具有出色的晶體管性能。（點(diǎn)擊放大）