Cadence 3D電路技術(shù)獲臺積電EDA合作夥伴獎

Cadence Design于日前宣布，該公司憑借3D集成電路技術(shù)而榮膺臺積電頒發(fā)的臺積電電子設(shè)計自動化合作夥伴獎。

隨著電子產(chǎn)業(yè)進入可攜式設(shè)備新紀(jì)元，3D集成電路技術(shù)將推動集成電路和封裝技術(shù)發(fā)展，進一步提高集成電路的性能并降低集成電路的功耗、尺寸和重量。該公司表示，Cadence基于矽通孔（TSV）技術(shù)的標(biāo)準(zhǔn)3D集成電路解決方案，可幫助實現(xiàn)了矽中介層測試載具，Cadence也因此獲獎。這個項目涉及將SoC和eDRAM集成在矽中介層中。

Cadence矽實現(xiàn)事業(yè)部負責(zé)研發(fā)的高級副總裁Chi-Ping Hsu博士表示，Cadence與臺積電在眾多先進集成電路項目上的深度合作，讓臺積電和Cadence成為了3D集成電路領(lǐng)域的領(lǐng)先者。如今的晶片設(shè)計越來越復(fù)雜，必須實現(xiàn)功能、性能、功耗和尺寸等多種目標(biāo)，Cadence需要新的解決方案來保持競爭力，3D集成電路是解決這些難題的重要行業(yè)發(fā)展方向。感謝臺積電對Cadence的贊賞，期待著利用這項重要的新技術(shù)推動半導(dǎo)體行業(yè)的發(fā)展。