當(dāng)前位置:首頁 > 模擬 > 模擬
[導(dǎo)讀]在22nm,或許是16nm節(jié)點(diǎn),我們將需要全新的晶體管。而在這其中,爭論的焦點(diǎn)在于究竟該采用哪一種技術(shù)。這場比賽將關(guān)乎到晶體管的重新定義。在22/20nm邏輯制程的開發(fā)中,業(yè)界都爭先恐后地推出各種新的晶體管技術(shù)。英特

在22nm,或許是16nm節(jié)點(diǎn),我們將需要全新的晶體管。而在這其中,爭論的焦點(diǎn)在于究竟該采用哪一種技術(shù)。這場比賽將關(guān)乎到晶體管的重新定義。在22/20nm邏輯制程的開發(fā)中,業(yè)界都爭先恐后地推出各種新的晶體管技術(shù)。英特爾三柵極(tri-gate)元件已取得重大進(jìn)展。許多研究人員也正努力推動(dòng)FinFET元件的研究工作。而包括ARM在內(nèi)的多個(gè)主要的歐洲組織,以及美國的Globalfoundries則專注于研發(fā)完全耗盡型SOI (fully-depleted SOI, FDSOI)技術(shù)。不過,最近新創(chuàng)業(yè)者SuVolta和富士通也提出了另外一種嶄新的選擇。

晶體管設(shè)計(jì)會(huì)對(duì)所有下游的設(shè)計(jì)工作帶來深遠(yuǎn)影響──從制程設(shè)計(jì)到物理設(shè)計(jì)都包括在內(nèi),其涵蓋領(lǐng)域甚至包含了邏輯設(shè)計(jì)師在功率和時(shí)序收斂方面的權(quán)衡。

問題在哪里?

為何制程工程師們痛下決心革新晶體管設(shè)計(jì)?最簡單的回答是短溝道效應(yīng)。不斷追逐摩爾定律(Moore's Law)的結(jié)果是MOSFET溝道長度不斷縮減。這種收縮提高了晶體管密度,以及其他的固定因素和開關(guān)速度等。但問題是,縮短這些溝道卻也帶來了諸多嚴(yán)重問題。針對(duì)這些問題,我們可以簡單地歸納為:當(dāng)漏極愈接近源極,柵極便愈來愈難以夾斷(pinch off)溝道電流(圖1)。這將導(dǎo)致亞閾值漏電流。


圖1:溝道上的柵極控制可消除短溝道效應(yīng)

自90nm節(jié)點(diǎn)以來,這場對(duì)抗漏電流的戰(zhàn)役已經(jīng)持續(xù)許久。向全high-k/金屬柵極(HKMG)的轉(zhuǎn)移,讓柵極能在不讓漏電流失控的情況下更好地控制溝道電流。但到了22nm節(jié)點(diǎn),許多人認(rèn)為,平面MOSFET將輸?shù)暨@場戰(zhàn)役。目前還沒有辦法在足夠的性能條件下提供良好的漏電流控制?!癏KMG解決了柵極漏電流,”一位專家表示。“現(xiàn)在,我們必須解決溝道漏電流了。”

平面晶體管:又一次?

并非所有人都同意平面MOSFET將走入歷史。其中最主要的代表是臺(tái)積電,該公司2月起在20nm制程中采用平面晶體管。但此舉召來了許多強(qiáng)烈反對(duì),包括來自Globalfoundries的警告。設(shè)計(jì)人員對(duì)短溝道平面MOSFET的所有缺點(diǎn)都已經(jīng)很熟悉了??磥恚匦抡{(diào)整單元庫和硬IP模組還比較干脆。漏電流和閾值的變異或許會(huì)比在28nm時(shí)更糟,但設(shè)計(jì)師們現(xiàn)在有了更多可用工具,包括改進(jìn)過的電源管理、變異容錯(cuò)電路,以及統(tǒng)計(jì)時(shí)序分析等,都可協(xié)助他們應(yīng)對(duì)這些問題。而當(dāng)把所有問題端上臺(tái)面時(shí),代工廠必須知道,他們的主要客戶──FPGA供應(yīng)商、網(wǎng)絡(luò)IC巨擘,甚至包括ARM在內(nèi),會(huì)提出什么樣的問題。

不過,仍有許多人持懷疑態(tài)度?!芭_(tái)積電表示會(huì)在20nm節(jié)點(diǎn)使用替換性金屬柵極(replacement-metal-gate)平面制程,”Novellus公司副總裁Girish Dixit觀察道,“但這個(gè)決定可能已經(jīng)改變。HKMG可以控制漏電流,但平面晶體管仍然具有I-on/I-off特征缺陷?!比襞_(tái)積電的早期采用者發(fā)現(xiàn)自己因?yàn)槠矫婢w管而處于競爭劣勢,他們可能會(huì)逼迫這家代工巨擘改采FinFET半節(jié)點(diǎn)。而這種對(duì)峙態(tài)勢也可能出現(xiàn)在移動(dòng)市場,在這個(gè)領(lǐng)域,ARM的無晶圓硅晶伙伴們將面臨來自英特爾采用最新22nm三柵極Atom處理器的競爭。

Fin的崛起

有關(guān)下一代晶體管的爭論已經(jīng)持續(xù)了10年之久,但英特爾在五月宣布的22nm三柵極制程象征著新晶體管技術(shù)的一大進(jìn)展。不過,英特爾的大動(dòng)作或許是為了回應(yīng)ARM在移動(dòng)領(lǐng)域的快速擴(kuò)張態(tài)勢,而非完全著重在原先對(duì)新晶體管技術(shù)的電路設(shè)計(jì)、大幅降低訊號(hào)雜訊的討論范疇之中。

英特爾三柵極元件是純粹而簡單的FinFET。業(yè)界專家們并不認(rèn)為英特爾試圖營造出顯著的差異化。業(yè)界已經(jīng)為新晶體管技術(shù)努力了10年之久,整個(gè)產(chǎn)業(yè)都致力解決短溝道效應(yīng),除了英特爾,IMEC也在開發(fā)相同的技術(shù)?!斑@個(gè)產(chǎn)業(yè)中許多人都在開發(fā)FinFET技術(shù),”一位制程專家表示。“不同的是,他們選擇了先行發(fā)布?!?br>
事實(shí)上,包含F(xiàn)inFET在內(nèi)的所有下一代晶體管技術(shù),都有一個(gè)共同的概念:全耗盡型溝道。這個(gè)概念能在溝道中賦予柵極更多在電場上的控制能力,讓柵極能完全耗盡溝道載流子。這當(dāng)然也消除了溝道中的主要傳導(dǎo)機(jī)制,并有效地讓晶體管關(guān)閉。

FinFET解決方案的優(yōu)勢便在其溝道,可以選擇硅表面或是絕緣氧化層,并在生成的fin上懸垂HKMG柵極堆疊。這些鰭狀(fin-shaped)溝道非常薄(圖2),而且可三面運(yùn)作,其柵極可成功地建構(gòu)一個(gè)完全阻塞溝道的耗盡區(qū)。

FinFET元件為電路設(shè)計(jì)人員提供了自130nm以來他們便夢寐以求的V-I曲線。但也同時(shí)帶來一些問題。其中之一種是便是如何構(gòu)建這種元件?!耙圃爝@些Fin結(jié)構(gòu),并在后續(xù)的處理過程中維持它們是非常困難的任務(wù),”應(yīng)用材料(Applied Materials)公司硅晶系統(tǒng)部門副總裁兼技術(shù)長Klaus Schuegraf說?!澳惚仨殞?duì)高聳結(jié)構(gòu)的邊緣進(jìn)行蝕刻,對(duì)復(fù)雜3D表面進(jìn)行均勻的摻雜,并在柵極堆疊中放置所有不同的薄膜,讓他們能完全符合這些fin的表面。這些需求都為材料和設(shè)備帶來了許多變化。掩膜層的數(shù)量或許沒有太多改變,但制程步驟必然會(huì)增加許多。”


圖2:Fin結(jié)構(gòu)非常復(fù)雜和微妙

Fin以及其他選擇

這也可能為芯片設(shè)計(jì)帶來一些問題。Fin的寬度將是最小的制程尺寸。為了形成這些fin,雙重圖案(double-patterning)光刻技術(shù)或許會(huì)成為必要方法之一。但雙重圖案將會(huì)施加“非常嚴(yán)格的設(shè)計(jì)規(guī)則,”Schuegraf說。英特爾元件研究總監(jiān)Mike Mayberry則表示:“大多數(shù)的設(shè)計(jì)規(guī)則是光刻為主。一旦你能在22nm進(jìn)行表征,一部份規(guī)則是具體針對(duì)三柵極結(jié)構(gòu)的。”

FinFET也將改變電路設(shè)計(jì)。其中最明顯的一點(diǎn),是你無法改變fin的寬度或高度以增加驅(qū)動(dòng)電流。“每個(gè)fin都是一個(gè)驅(qū)動(dòng)電流的量級(jí),”Mayberry說。fin的高度取決于拋光步驟,因此它是不變的。但fin的寬度則相當(dāng)不靈活。

Dixit表示,這不僅是由于光刻技術(shù)的限制,主要是因?yàn)橐坏┠銓in拉大,閾值電壓便會(huì)開始滾降。若想擴(kuò)大fin以獲得更多的驅(qū)動(dòng)電流,你很可能一不小心就改變閾值電壓。順道一提,這也意味著在最小幾何圖形上的任何線寬變異,就像是任何在fin形成期間的多晶硅深度變化,都可能在晶體管級(jí)轉(zhuǎn)化為閾值變化。

為了獲得更大電流,你得將更多fin平行放置。當(dāng)然,只能藉由固定增量來改變驅(qū)動(dòng)電流將對(duì)電路設(shè)計(jì)者帶來新的局限,特別是在客制化模擬設(shè)計(jì)領(lǐng)域。但英特爾并不擔(dān)心這一點(diǎn)?!拔覀円呀?jīng)建構(gòu)了廣泛用于開關(guān)和放大器應(yīng)用的三柵極電路藍(lán)本,我們相信,需要修改的電路設(shè)計(jì)不會(huì)太多,”Mayberry說。但其他人就沒那么樂觀了?!搬槍?duì)更大電流,你必須平行放置這些fin,”IMEC業(yè)務(wù)開發(fā)執(zhí)行副總裁Ludo Deferm說?!暗@需要晶體管之間的互連,而且,在高頻應(yīng)用中,互連阻抗將成為影響電路性能的因素?!盵!--empirenews.page--]

另一種完全耗盡方法

完全耗盡型SOI(FDSOI)的支持者認(rèn)為,他們完全可以提供finFET的V-I特征。或許,更關(guān)鍵的重點(diǎn)在于閾值電壓控制。由于FDSOI的溝道是未摻雜的,因此不會(huì)有因溝道摻雜而引閾值變異的問題──這是在平面和fin元件中因摻雜原子進(jìn)入溝道所引發(fā)的主要問題。此外,在制程中提供多個(gè)閾值電壓也是一大問題。平面和fet會(huì)因?yàn)閾诫s程度變化而改變閾值電壓。不過,Leti實(shí)驗(yàn)室主管Olivier Faynot指出,F(xiàn)DSOI可透過超薄埋入氧化層對(duì)溝道底部施加偏置電壓,來動(dòng)態(tài)地控制閾值電壓。

但FDSOI仍然面臨挑戰(zhàn)。首先,F(xiàn)DSOI晶圓比傳統(tǒng)晶圓更加昂貴。不過,稍早前晶圓供應(yīng)商Soitec引用分析公司IC Knowledge的報(bào)告,指出由于可在FDSOI晶圓上大幅簡化提供多閾值電壓的處理程序,因此在22/20nm節(jié)點(diǎn)時(shí),F(xiàn)DSOI的晶圓成本不會(huì)比平面或FinFET制程來得高。

其次是風(fēng)險(xiǎn)性。Soitec公司是唯一的FDSOI晶圓供貨來源,要建構(gòu)這種晶圓,需要該公司的氧化沉積、晶圓切割和原子級(jí)精密度的拋光步驟。第三是這個(gè)業(yè)界的慣性。許多資深的決策者并不會(huì)考慮SOI。不過,這個(gè)產(chǎn)業(yè)仍有許多公司不斷推動(dòng)該技術(shù)的發(fā)展。包括透過Globalfoundries持續(xù)與該技術(shù)接軌的AMD、IBM以及ST等,都致力于在22nm節(jié)點(diǎn)實(shí)現(xiàn)FDSOI技術(shù)。事實(shí)上,Globalfoundries過去并未積極對(duì)其客戶推動(dòng)其SOI技術(shù),但很可能將FDSOI作為對(duì)抗來自英特爾和臺(tái)積電的王牌。

不過,該領(lǐng)域最近也加入新的角逐者。新創(chuàng)業(yè)者SuVolta最近公布一項(xiàng)技術(shù),使用沉積制程在傳統(tǒng)塊狀平面MOSFET溝道下建構(gòu)埋入式接面。將這個(gè)接面反向偏置即可建構(gòu)出一個(gè)溝道下的耗盡區(qū),能有效地模仿FDSOI的埋入氧化層,薄化溝道的活動(dòng)區(qū)域,直到柵極幾乎耗盡。

SuVolta的技術(shù)相當(dāng)有趣,但尚未廣為人知。不過,該公司的技術(shù)可能會(huì)成為一些較小型晶圓廠的選擇。以富士通為例,這家公司并未挹注資金在FinFET的技術(shù)競賽中,而且也不打算為FDSOI晶圓支付額外的初始成本。

因此,目前在下一代晶體管的競爭中,可看到臺(tái)積電正致力于提供20nm平面制程。不過,臺(tái)積電可能很快進(jìn)行調(diào)整,在推出16nm制程前針對(duì)行動(dòng)應(yīng)用提供FinFET選項(xiàng)。英特爾仍持續(xù)專注在其FinFET上。IBM和Globalfoundries以及ST可能會(huì)在22nm使用FDSOI。富士通可能持續(xù)與SuVolta共同發(fā)展其技術(shù)。而其他業(yè)者的下一步,則將取決于其客戶需求。如果說28nm有帶來什么啟示,那就是新制程不一定都會(huì)運(yùn)作得很順暢。



本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動(dòng)力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉