Mentor Graphics和SMIC共商65nm的DFM設(shè)計

IC設(shè)計一直以來都遵循著相對固定的流程，芯片設(shè)計者完成設(shè)計后，就將方案交給了晶圓廠生產(chǎn)，自己并不會直接參與芯片的制造過程。隨著工藝節(jié)點的進(jìn)步，半導(dǎo)體制程和工藝復(fù)雜度增加，以前可以忽略不計的誤差可能對電氣特性造成巨大的影響，而芯片的設(shè)計也可能引發(fā)生產(chǎn)上的問題，對最終的良率造成影響。

如何解決這樣的問題？IC設(shè)計公司、EDA廠商和IC制造商開始聯(lián)合起來，一起研究可制造性設(shè)計的方法，在保證良率的情況下實現(xiàn)更優(yōu)化、高效的解決方案。尤其在工藝節(jié)點達(dá)到90nm以后，DFM（可制造性設(shè)計）變得必不可少。

明導(dǎo)（Mentor Graphics）和中芯國際（SMIC）日前就DFM設(shè)計召開了一場研討會，介紹了國內(nèi)65nm設(shè)計的現(xiàn)狀，探討了實施DFM的關(guān)鍵，還有不少工程師分享了DFM設(shè)計方面的經(jīng)驗。

中芯國際：市場概況和65nm設(shè)計現(xiàn)狀

中芯國際表示，中國今年整個半導(dǎo)體產(chǎn)業(yè)的增長率將會比去年增加14%。從去年第三季度開始，產(chǎn)能的需求開始增強的趨勢就已經(jīng)出現(xiàn)，今年第一季度還曾經(jīng)出現(xiàn)了產(chǎn)能不足的狀況。接下來的1-2個季度里，產(chǎn)能不足的狀況還可能持續(xù)，市場整體還是向好的，未來的三四年時間都會比較樂觀。而在IC設(shè)計方面，2009年中國IC設(shè)計市場達(dá)到40億美金，是全球的4-5名，而今年預(yù)計會超出50億美金。

市場增長看好的情況下，中芯國際還發(fā)現(xiàn)本土廠商對65nm技術(shù)的需求逐漸超過了臺灣和美國，2008年開始，在中芯國際流片的國內(nèi)廠商比例就已經(jīng)達(dá)到了46%。其他代工廠如TSMC也曾表示，中國本土企業(yè)對65nm技術(shù)的需求很強。

明年是國家十二五規(guī)劃的第一年，將是產(chǎn)業(yè)非常重要的一年。這一年將決定下一個技術(shù)節(jié)點是32nm、22nm還是16nm。此外，對DFM的重點支持也將納入規(guī)劃。中芯國際表示未來的重點會放在IP和與客戶的合作方面，并且一再強調(diào)了IP的重要性，相信其他關(guān)注DFM的廠商也在積極調(diào)整策略，配合中國IC市場即將到來的下一輪增長。

DFM設(shè)計：一項重大的系統(tǒng)工程

半導(dǎo)體工藝節(jié)點的縮小是影響芯片生產(chǎn)良率的重要因素，因為光學(xué)臨近效應(yīng)越來越明顯，光刻的精確度更難控制。新的光刻分辨率提高技術(shù)能在一定程度上解決問題，但副作用也較為明顯。

65nm制程面臨著上述問題，而且必須在設(shè)計時就進(jìn)行考慮，因為一旦流片就無法修復(fù)。Mentor的Calibre LFD (光刻友好設(shè)計) 在設(shè)計初期就可以對工藝變化進(jìn)行管理，進(jìn)行光刻工藝制程的建模、檢查設(shè)計版圖尋找不同的失效原因，再對設(shè)計進(jìn)行修改。

Calibre LFD平臺是明導(dǎo)國際 Calibre DFM平臺的重要組成部分。除此之外，Calibre平臺還包括用于CMP仿真的Calibre CMPAnalyzer產(chǎn)品；用于關(guān)鍵區(qū)域分析（CAA）和仿真的Calibre YieldAnalyzer產(chǎn)品；以及用于自動DFM布線改進(jìn)的帶有SmartFill的Calibre YieldEnhancer產(chǎn)品，其中包括了高度優(yōu)化平面性填充。

可見DFM設(shè)計橫跨整個IC設(shè)計制造流程，是一項非常復(fù)雜的系統(tǒng)工程。而在這項工程里面，還有一點不容忽視：工藝工程師和設(shè)計工程師的協(xié)作。這是一個很有意思的話題，是技術(shù)領(lǐng)域內(nèi)人為因素起作用的地方。對于復(fù)雜系統(tǒng)的設(shè)計工程師來說，他們的首要任務(wù)是理解系統(tǒng)需求，轉(zhuǎn)化為實際電路，而工藝工程師要保證設(shè)計的電路能夠順利流片，并且良率和規(guī)格都符合要求。工藝節(jié)點并未達(dá)到納米級的時候，偶爾出現(xiàn)的設(shè)計沖突，其中一方也可以順利解決，因此他們之間的溝通非常有限。隨著工藝節(jié)點的前進(jìn)，時序、離子注入、沉積厚度和線條越來越細(xì)等各方面問題顯現(xiàn)，現(xiàn)有的流程無法保證一次流片成功。

因此芯片制造方開始想辦法制定各種規(guī)則和優(yōu)先級實現(xiàn)良率提升，并反饋給設(shè)計方。但是不同IC有不同側(cè)重，這些規(guī)則并不具有通用性，有些規(guī)則適用于邏輯門電路，有些規(guī)則適用于存儲，必須在消除通用障礙的前提下，規(guī)則才能發(fā)揮更大的作用。

隨著大型EDA公司開始關(guān)注到這個問題，他們發(fā)現(xiàn)之前對設(shè)計、制造的劃分界限并不合理。行業(yè)開始逐漸意識到，DFM是一個系統(tǒng)級的問題，整個設(shè)計構(gòu)件、元件庫都必須支持DFM，制造一方也必須引入DFM工具如CAA分析，來研究隨機缺陷造成的影響。

由制造方提供受保護(hù)的DFM引擎給設(shè)計方；為元件庫和IP建立DFM標(biāo)準(zhǔn)，在整個芯片設(shè)計生產(chǎn)流程中引入支持DFM的設(shè)計構(gòu)件……這些做法都能保證更先進(jìn)工藝節(jié)點下的最優(yōu)效果。工藝和設(shè)計的進(jìn)步不止，DFM模式的變化也就存在無限可能。