智霖芯片群組，采用聯(lián)電40奈米制程并通過生產(chǎn)驗(yàn)證

時(shí)間：2010-01-21 15:48:00

關(guān)鍵字：芯片聯(lián)電 VIRTEX-6 FPGA芯片

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀] 聯(lián)電(2303)與美商智霖（Xilinx）共同宣布，智霖的Virtex-6 FPGA（可程序化邏輯門陣列）芯片群組采用聯(lián)電高效能40奈米邏輯制程，且已經(jīng)完全通過量產(chǎn)前的驗(yàn)證。繼2009年3月聯(lián)電首批芯片交貨之后，此次 Virtex-6芯片

聯(lián)電(2303)與美商智霖（Xilinx）共同宣布，智霖的Virtex-6 FPGA（可程序化邏輯門陣列）芯片群組采用聯(lián)電高效能40奈米邏輯制程，且已經(jīng)完全通過量產(chǎn)前的驗(yàn)證。繼2009年3月聯(lián)電首批芯片交貨之后，此次 Virtex-6芯片群組通過全生產(chǎn)驗(yàn)證，意味制程將往40奈米制程量產(chǎn)移轉(zhuǎn)。
Virtex-6芯片群組使用智霖第三代ASMBL架構(gòu)，較其他競(jìng)爭(zhēng)者的40奈米FPGA芯片提升15%的效能且降低15%的電源消耗。Virtex-6 芯片群組采用1.0v核心電壓并備有0.9v低功率選項(xiàng)，同時(shí)也可得到ISE Design Suite 11提供的新世代研發(fā)工具，與市場(chǎng)領(lǐng)導(dǎo)者65奈米Virtex-5芯片群組大量的IP設(shè)計(jì)單元數(shù)據(jù)庫的支持，確保生產(chǎn)開發(fā)與設(shè)計(jì)轉(zhuǎn)移的成功。

聯(lián)電自行研發(fā)的45／40奈米邏輯制程，使用精密的浸潤式微影術(shù)在12層重要層上，并整合其他最新技術(shù)例如超淺層接面（ultra-shallow junction）、嵌入式硅鍺、遷移率提升技術(shù)與超低介電值技術(shù)。目前已有數(shù)字客戶采用聯(lián)電的45／40奈米制程生產(chǎn)其產(chǎn)品，已有數(shù)千片晶圓交貨。
Virtex-6 FPGA芯片是針對(duì)目標(biāo)設(shè)計(jì)平臺(tái)的可程序化晶圓基礎(chǔ)，可提供整合軟件與硬件組件，讓設(shè)計(jì)公司可以于研發(fā)周期開始時(shí)便專注于創(chuàng)新。Virtex-6 FPGA芯片群組包含三個(gè)場(chǎng)域優(yōu)化FPGA平臺(tái)，提供不同的特性組合，包括DSP slices，內(nèi)存區(qū)塊與序列接受器，最高支持到11.2Gb/s，能盡可能滿足不同客戶應(yīng)用產(chǎn)品的需求。目前9個(gè)Virtex-6芯片群組基礎(chǔ)組件中的6個(gè)已經(jīng)出貨，預(yù)計(jì)9個(gè)芯片群組在2010年第二季結(jié)束時(shí)都會(huì)進(jìn)入量產(chǎn)。