style=" padding-left:8px; padding-right:8px; margin-top:5px; line-height: 24px; clear:both;">
法國Soitec SA和CEA-LETI（法國原子能委員會的電子信息技術研究所）聯(lián)合宣布，將以全套工藝的方式提供采用硅通孔的的晶圓對晶圓三維疊層技術。元件廠商可利用Soitec的SOI晶圓和相關技術以及CEA-LETI的工藝技術，（1）使用CEA-LETI的200mm和300mm晶圓生產(chǎn)線進行工藝開發(fā)和試制，（2）將工藝移植到元件廠商的量產(chǎn)線上。這樣，使用硅通孔的三維疊層技術便可迅速實現(xiàn)實用化。元件廠商接受Soitec的SOI晶圓以及兩公司提供的技術授權便可進行量產(chǎn)。
兩公司的賣點是可有效利用已經(jīng)開發(fā)出來的硅通孔形成技術和三維疊層技術。另外，雖然SOI晶圓的價格要比硅晶圓高出數(shù)倍，不過與原來的CMOS圖像傳感器相比，在高性能的BSI（背面照射：Backside Illumination）型CMOS圖像傳感器方面，SOI晶圓在底板的薄化工藝中占有優(yōu)勢，容易實現(xiàn)高畫質(zhì)，因此被大量采用。
此次在日本進行發(fā)布的原因，估計是把日本的圖像傳感器廠商在單反相機用BSI型CMOS圖像傳感器方面的業(yè)務作為了主要目標。兩家公司在采用此次服務的實際案例中提到了意法半導體（STMicroelectronics）的BSI型CMOS圖像傳感器。
不過，基于晶圓對晶圓的三維疊層需要滿足（1）成品率接近100％，（2）疊層芯片的尺寸基本相同的條件，所以采用起來還存在困難的可能性。晶圓對晶圓的三維疊層雖然可在晶圓級上層積所有芯片，但也存在著層積次品從而導致成品率惡化的可能性。
Soitec首席執(zhí)行官安德里?杰克表示“我們以面向晶圓對晶圓三維疊層的應用為目標，設想最初用于BSI型CMOS圖像傳感器，之后再用于內(nèi)存”。兩種元件的疊層芯片尺寸基本相同，定位精度也都在1～5μm左右。
下載文檔
