21ic訊 五年前，移動電話體驗便因為能訪問互聯(lián)網(wǎng)而開始有了改變。但是如果你手機用的SoC主頻只有 500 MHz，那么你可能需要更多的運氣才能讓它運行順暢。
但今天，一個新款智能手機的處理能力可能是五年前的 10 倍或更高。消費電子領(lǐng)域中聯(lián)網(wǎng)內(nèi)容的革命驅(qū)動了如此大幅度的性能提升——任何設(shè)備都能隨時隨地訪問內(nèi)容——這個愿景已不僅擴大到移動電話，還包括電視和機頂盒，并且成為推動平板電腦興起的重要因素。
要在消費電子設(shè)備上通過網(wǎng)絡(luò)瀏覽器提供令人驚艷的用戶體驗，取決于許多因素，包括訪問內(nèi)容、設(shè)備尺寸/用戶界面和性能等。讓我們更進一步探討性能特性，以它作為下一代連網(wǎng)消費電子應(yīng)用處理器需求的考量之一。
如果僅希望通過改變一個設(shè)計參數(shù)，就達到數(shù)量級的性能提升是非常困難的，過去五年來，這樣的做法已經(jīng)面臨瓶頸。從整體來看，性能增益主要來自主頻的提升，從1 GHz 到甚至 1.5 GHz，然后再將單核擴展到多核來增加更多的平行處理能力。這兩個因素大約能提升4到6倍的性能。
但不幸的是，對業(yè)界來說，主頻翻番和增加平行處理能力，在未來五年中能發(fā)揮的作用將越來越小。摩爾定律描述的比例——通過持續(xù)躍遷到更小的制程來達到更高頻率與更低功率——已逐漸面臨面臨極限。過去五年來，設(shè)計方面的進步對提升頻率的貢獻，同工藝進步起到的作用差不多相同。移動電話的設(shè)計目標已與過去不同;五年前，優(yōu)先任務(wù)是要降低功耗，接下來才是在設(shè)定的功耗預(yù)算中提升性能。但現(xiàn)在，標準已經(jīng)改變，設(shè)計的優(yōu)先要素是超越最低性能等級，然后才是盡可能將功耗降到最低。
擴展到多核的應(yīng)用處理器技術(shù)，雖然是大幅提升性能的最佳方式，但還是有諸多實際限制。在硬件中提供更多內(nèi)核，只有在軟件能夠充分發(fā)揮硬件功能時才會有效。這一直以來都是業(yè)界爭論的話題，這一點容我留到下次再來闡述。不僅軟件需要改進才能滿足如今智能設(shè)備多核處理器需求，新興的四核設(shè)計還有更多的問題有待解決。
過去五年來，性能目標都是朝著“極致”的方向發(fā)展，對小型、電池供電設(shè)備來說也是如此。因此，現(xiàn)在的問題是，還有什么辦法可以為連網(wǎng)消費應(yīng)用提供更多處理器性能?這里有兩個重要關(guān)鍵點：采用專用處理器/加速器，以及設(shè)計更先進的CPU 微架構(gòu)。增加浮點運算單元 (FPU)、協(xié)處理器和專用圖形處理單元 (GPU) 等功能模塊，已成為常見的做法。多年來，半導(dǎo)體 IP 供應(yīng)商已經(jīng)能提供這些 IP 模塊，但是在智能手機、電視和機頂盒中不斷涌現(xiàn)更多的聯(lián)網(wǎng)內(nèi)容、復(fù)雜圖形用戶界面、應(yīng)用程序和游戲，這些模塊將繼續(xù)不斷提升功能和性能，包括與 CPU 的更緊密整合，以及軟件上的互補，如此才能更好地分配任務(wù)，將所有SoC中的處理單元利用到極致。
這就涉及到應(yīng)用處理器設(shè)計本身。從MIPS看來，我們一直以來都能為客戶提供可綜合的軟核 IP，讓 SoC 設(shè)計人員能自由配置內(nèi)核的多項特性，以滿足應(yīng)用程序的需求。相同的處理器內(nèi)核會用在不同的SoC中，并面向網(wǎng)絡(luò)、數(shù)字電視和智能手機等不同應(yīng)用，每個芯片的配置可能會非常不同，需要根據(jù)使用情況調(diào)配。根據(jù) MIPS 在 Java、JavaScript、網(wǎng)頁瀏覽和在Linux和Android上運行的相關(guān)經(jīng)驗，我們對消費設(shè)備所需的 CPU 配置建議已經(jīng)有了明顯改變。
五年前，常見的數(shù)字電視或移動電話 CPU 會包括 16KB L1 指令與數(shù)據(jù)cache、不需要L2 cache、32個 TLB入口、無需FPU，操作系統(tǒng) (OS) 可配置為 4KB頁面大小。過去幾年，我們建議SoC設(shè)計人員將L1 cache容量加倍，增加一個容量為總L1 cache 4-8倍的L2 cache，并將每個內(nèi)核MMU中的TLB 入口數(shù)加大、采用我們的FPU協(xié)處理器，并將OS頁面大小配置為16KB。這樣能為相關(guān)軟件負載提供雙倍或甚至更多的性能。
但是，在既有處理器內(nèi)核上調(diào)整配置選項只能帶來暫時的效益，我們還需采取更多方法才能為下一代產(chǎn)品提升CPU的架構(gòu)性能。如果制造工藝無法在未來帶來更高的主頻，而且消費電子的軟件并行化過程不能達到理想程度，那么每個處理器的設(shè)計都必須能有效執(zhí)行更多工作才行。更高性能的CPU設(shè)計已開始朝更寬的指令執(zhí)行、更深流水線、亂序執(zhí)行、提升線程平行處理能力等方向發(fā)展。但在采用這些設(shè)計方法時，仍須確保能滿足消費電子產(chǎn)品對功耗和成本限制的敏感要求。為了要讓先進CPU達到這些目標，必須具備很好的分支預(yù)測能力、更多的TLB和其他增強性能，才能確保執(zhí)行流水線能充分發(fā)揮作用。
這是聯(lián)網(wǎng)消費電子產(chǎn)品應(yīng)用處理器的未來發(fā)展，這也是為什么你會看到市場上出現(xiàn)專為推動下一代消費電子SoC設(shè)計的新款內(nèi)核IP產(chǎn)品——MIPS的proAptiv 多處理內(nèi)核系列——它能為單核性能帶來顯著的提升，并同時兼顧高效率及完美平衡的微架構(gòu)優(yōu)勢，將能充分滿足新一代消費電子產(chǎn)品的處理器需求。
下載文檔
