Mentor Graphics提供完整IC設(shè)計(jì)高品質(zhì)可靠性測(cè)試方案

隨著集成電路進(jìn)入超大規(guī)模集成電路時(shí)代，電路設(shè)計(jì)的復(fù)雜性大大增加，完成一個(gè)電路測(cè)試所需的時(shí)間和投入也越來(lái)越大， 同時(shí)產(chǎn)品的設(shè)計(jì)周期卻越來(lái)越短。為了節(jié)省設(shè)計(jì)和測(cè)試的時(shí)間，加快產(chǎn)品上市進(jìn)程，除了采用先進(jìn)的測(cè)試方法外， 提高設(shè)計(jì)本身的可測(cè)試性也將是一個(gè)行之有效的方法。Mentor Graphics公司副總裁及Design-to-Silicon部門(mén)總經(jīng)理Joseph Sawicki表示：“可測(cè)試性設(shè)計(jì)(Design for Testability，DFT)在不斷推進(jìn)的先進(jìn)工藝節(jié)點(diǎn)和越來(lái)越復(fù)雜的設(shè)計(jì)中將成為至關(guān)重要的一環(huán)，設(shè)計(jì)公司對(duì)于完整、全面的可測(cè)試性方法的需求也將不斷增加。”

他表示：“Mentor Graphics對(duì)于DFT測(cè)試非常重視，目前已占據(jù)了該市場(chǎng)超過(guò)一半的市場(chǎng)份額，主要關(guān)注三個(gè)重要的測(cè)試領(lǐng)域：測(cè)試品質(zhì)、測(cè)試復(fù)雜性和成本、測(cè)試失敗診斷和良率分析?！?BR>
許多行業(yè)尤其是汽車(chē)行業(yè)對(duì)于安全的需求特別嚴(yán)格，零缺陷(DPM)不只是一個(gè)目標(biāo)，而是必須要達(dá)成的要求，另外，新標(biāo)準(zhǔn)(如ISO 26262)對(duì)于安全和質(zhì)量等方面也都提出了更嚴(yán)格的要求，這些原因?qū)е铝藴y(cè)試品質(zhì)也必須越來(lái)越高。此外，3D IC技術(shù)以及新工藝技術(shù)(如FinFET和FDSOI)的應(yīng)用，可以預(yù)見(jiàn)出現(xiàn)缺陷的概率將增加，傳統(tǒng)的門(mén)級(jí)抽象和固定故障模型已經(jīng)無(wú)法保證高品質(zhì)和低缺陷率的測(cè)試需求。MentorGraphics提供的Cell-aware ATPGTest支持晶體管級(jí)的測(cè)試，是基于實(shí)際的單元布局檢測(cè)內(nèi)部存在的但原本無(wú)法檢測(cè)的缺陷的測(cè)試工具，可以幫助用戶(hù)大大提高測(cè)試品質(zhì)。

Joseph Sawicki表示：“標(biāo)準(zhǔn)的門(mén)級(jí)‘固定型’故障模型將可能無(wú)法在越來(lái)越復(fù)雜的標(biāo)準(zhǔn)單元中檢測(cè)出全部的內(nèi)部缺陷，而Cell -aware ATPG Test提供的故障模型是晶體管級(jí)，能幫助用戶(hù)盡可能地發(fā)現(xiàn)內(nèi)部存在的缺陷，尤其是在未來(lái)先進(jìn)工藝和技術(shù)普及應(yīng)用后，這樣的測(cè)試需求將更加突出。

針對(duì)測(cè)試復(fù)雜性和成本，Mentor Graphics所提供的工具Tessent Test Kompress可以幫助用戶(hù)自動(dòng)生成壓縮10 0倍及以上的測(cè)試向量，減少測(cè)試時(shí)間和測(cè)試數(shù)據(jù)量，大大節(jié)省ATPG 的運(yùn)行時(shí)間和內(nèi)存的使用，同時(shí)實(shí)現(xiàn)低DPM以及最好的測(cè)試品質(zhì)。把Test Kompress和LBIST(內(nèi)建自測(cè)邏輯)整合使用，可以進(jìn)一步擴(kuò)大缺陷檢測(cè)的區(qū)域，縮短測(cè)試的時(shí)間，同時(shí)滿(mǎn)足生產(chǎn)和系統(tǒng)內(nèi)測(cè)試的需求。Joseph Sawicki強(qiáng)調(diào)：“這兩個(gè)功能模塊的組合可以滿(mǎn)足那些需要上電自檢(Power-on self-test)的應(yīng)用?！?BR>
Tessent Diagnosis和Tessent YieldInsight則是Mentor Graphics針對(duì)測(cè)試失敗診斷和良率分析開(kāi)發(fā)的工具。Tessent Diagnosis可以將錯(cuò)誤的測(cè)試周期數(shù)據(jù)轉(zhuǎn)換為有價(jià)值的良率分析數(shù)據(jù)，可大大減少尋找良率損失根本原因的時(shí)間。傳統(tǒng)的診斷只能對(duì)邏輯網(wǎng)絡(luò)進(jìn)行解析，而Tessent Diagnosis的Layout-aware可以進(jìn)行物理段的分析，精確缺陷存在的位置和原因，大大提高診斷在良率分析中的價(jià)值。Tessent YieldI nsight則是一種通過(guò)分析測(cè)試數(shù)據(jù)進(jìn)行良率損失分析的軟件，Joseph Sawicki列舉了一個(gè)Tessent YieldInsight實(shí)際使用的例子，在飛思卡爾9 0 nm SoC的生產(chǎn)中，利用Tessent YieldInsight發(fā)現(xiàn)了4個(gè)系統(tǒng)級(jí)的問(wèn)題，目前成熟良率已達(dá)95%。

針對(duì)D F R ( Design for Re -liability)，此次Joseph Sawicki也宣布了其Calibre PERC驗(yàn)證產(chǎn)品成為了TSMC用于IP質(zhì)量項(xiàng)目(TSMC9000)的唯一驗(yàn)證工具，可以幫助TSMC或其IP合作伙伴對(duì)開(kāi)發(fā)的IP或第三方提供的IP進(jìn)行預(yù)驗(yàn)證，保證IP的可靠性、高品質(zhì)以及魯棒性(Robustness)。