國際IC業(yè)：形態(tài)已變化,多屏SOC架構(gòu)融合

CSIP(工信部軟件與集成電路促進(jìn)中心)在2012年11月的研究報(bào)告中指出：
1、全球IC產(chǎn)業(yè)形態(tài)發(fā)生變化，虛擬IDM模式起步
以Intel的20nm生產(chǎn)線投產(chǎn)為標(biāo)志，全球集成電路產(chǎn)業(yè)有走向類IDM模式的趨勢。過去幾年，F(xiàn)reescale、NXP等半導(dǎo)體公司紛紛關(guān)停生產(chǎn)線，走輕資產(chǎn)的外包模式，根本原因是新一代工藝半導(dǎo)體生產(chǎn)線的成本呈飛漲之勢，風(fēng)險(xiǎn)巨大，這些企業(yè)無力承擔(dān)開發(fā)下一代工藝技術(shù)的高昂費(fèi)用。
20nm以下的工藝技術(shù)極其復(fù)??雜，需要新的曝光設(shè)備及EDA工具，一條20nm生產(chǎn)線在整個(gè)壽命周期內(nèi)的開支高達(dá)300-500億美元，僅有Intel、三星等少數(shù)巨頭有足夠的資本投入。而且進(jìn)入到20nm以后，先進(jìn)工藝對成本降低的左右逐步降低。Intel從45nm到32nm可降低10.1%成本，但由32nm推進(jìn)至22nm卻僅降低3.3%成本，預(yù)計(jì)到14nm以后，單位面積的成本不降反升。另一方面，隨著20nm以下工藝難度與投資劇增，半導(dǎo)體產(chǎn)業(yè)將進(jìn)入后摩爾定律(Post-Moo??re's Law)時(shí)代，轉(zhuǎn)向2.5D/3D IC的SoC技術(shù)支線發(fā)展。先進(jìn)制程將加速平面互補(bǔ)式金屬氧化物半導(dǎo)體工藝走向盡頭，F(xiàn)inFET與異質(zhì)芯片堆疊技術(shù)將走上舞臺(tái)。Foundry、芯片設(shè)計(jì)公司必須緊密合作，組成虛擬IDM的聯(lián)合體，才能保證產(chǎn)品良率和生產(chǎn)效率，降低投資風(fēng)險(xiǎn)。
2、多屏SOC架構(gòu)趨于融合，低功耗、低成本成為競爭方向
隨著智能手機(jī)、平板電腦、智能電視多屏應(yīng)用融合，高性能、低功耗、低成本的規(guī)格需求趨同，以及以ARM-Android為基礎(chǔ)的全球智能生態(tài)系統(tǒng)形成，導(dǎo)致各種屏智能產(chǎn)品的SOC主芯片關(guān)鍵技術(shù)與架構(gòu)趨于融合。合理規(guī)劃后的同一套SOC關(guān)鍵技術(shù)與架構(gòu)，可基于不同配置，分別用于智能手機(jī)、平板電腦和智能電視，有利于實(shí)現(xiàn)數(shù)字家庭的多種應(yīng)用。
采用先進(jìn)的制程，不斷提高集成度，實(shí)現(xiàn)更快速度、更多功能、更低的功耗和成本是芯片產(chǎn)業(yè)競爭的永恒法則，尤其是中國市場上，低功耗與低成本成為產(chǎn)業(yè)化競爭的重要手段，對建立節(jié)約型社會(huì)具有重要意義，而這一切離不開SOC芯片的架構(gòu)設(shè)計(jì)與技術(shù)積累支撐。持續(xù)地對于低功耗、低成本的研究與探索也必將在相當(dāng)長時(shí)間成為國內(nèi)IC設(shè)計(jì)產(chǎn)業(yè)競爭的焦點(diǎn)。