要 點
多裸片封裝是建立在長久以來確立的提高電路密度的原則基礎(chǔ)上的。
用90nm工藝開發(fā)單片系統(tǒng)ASIC 的高成本促使人們研究多芯片的替代方案。
很多雄心勃勃3D芯片封裝的前兆是用于手機存儲器中相對簡單的疊式裸芯片結(jié)構(gòu)。
經(jīng)過多年的單純概念性研究以后，完全3D化芯片至芯片連接成為現(xiàn)實可行的技術(shù)。
現(xiàn)在我們有了系統(tǒng)級封裝（SiP），或多芯片封裝。以前它們叫做多芯片模塊，更早時叫混合電路。本質(zhì)上來說，這些都不是什么新鮮東西，無非是將多個有源元器件裝入一個認(rèn)為是 IC 的封裝里。事實上，它就是集成電路的早期實現(xiàn)方法。在遙遠(yuǎn)的過去，常見的方法是用“單片 IC”表示廠商將所有功能集成到一個硅片上。而建立這種組合的基本動機至今沒有變化。我們采取這種途徑，是因為無法從技術(shù)上或經(jīng)濟上在單個芯片中實現(xiàn)某些功能的組合。隨著時間的流逝，這些因素之間平衡的變化可能改變對多芯片解決方案的決策。
很快有了更大內(nèi)存
決策過程的一個方面是依據(jù)工藝技術(shù)的極限。例如，對于內(nèi)存，長期以來確立了一條通過創(chuàng)新封裝提高器件密度的路徑。當(dāng)內(nèi)存沿著摩爾定律發(fā)展時，在任何時點上 DRAM 芯片都有一個相應(yīng)的最大可行尺寸。并且在那相同時刻，總會出現(xiàn)這個尺寸不夠用的一些項目。一些專業(yè)供應(yīng)商會將多個裸芯片裝入標(biāo)準(zhǔn)單芯片外形尺寸的封裝內(nèi)，從而制造出滿足要求的部件。通過預(yù)測封裝印腳的未來發(fā)展，這些供應(yīng)商已經(jīng)能在產(chǎn)品上市之前幾個月就可以估計并模仿出下一代單芯片部件的器件。由于 SRAM 內(nèi)存單元的尺寸較大，它的密度總是比 DRAM 要落后一至兩代，而將多個 SRAM 芯片封裝為一個部件，就可以用類似的尺寸提供相等的密度。今天，這個辦法同樣已用在閃存上。像White Electronic Designs公司這樣的供應(yīng)商不斷將多個芯片封裝為一體，而且White Electronic Designs公司最近還宣布推出了一種 64 MB 的 Flash MCP（多芯片封裝），設(shè)計用于嵌入式應(yīng)用和高可靠性應(yīng)用，提供商用、工業(yè)和軍用溫度范圍。該器件為13mm×22mm，159塑封球柵陣列（PGBA，圖1）。這款閃存組成是 8M×64，訪問時間為 90、100 和 120 ns，每個扇區(qū)的擦除/編程循環(huán)為 100萬次。價格并不便宜，在 500 片批量時，單價為 250 美元（工業(yè)溫度）。
當(dāng)供應(yīng)商必須針對經(jīng)濟因素和技術(shù)因素做出優(yōu)化時，芯片劃分問題的決策就成了一個更加微妙的過程，供應(yīng)商要按照自己的工藝能力，提供最佳可能性的規(guī)范。很多年來，一直有兩種制造所謂的“智能電源”器件的相反方法。這些智能器件包括了具有某種智能程度的電源控制功能，如某些驅(qū)動和保護電路，以及復(fù)雜的控制部件，也許還包括微控制器內(nèi)核。有些供應(yīng)商選擇制造單芯片的辦法，而其它供應(yīng)商則在一個封裝內(nèi)用一個控制芯片外加一些獨立電源開關(guān)的辦法。單芯片方案需要復(fù)雜得多的制造工藝，而且設(shè)計師還要具備在單個芯片上處理電壓和熱應(yīng)力的復(fù)雜設(shè)計能力。但它的好處是供應(yīng)商可以使用比較簡單的封裝，無需考慮多個芯片在封裝內(nèi)的互連問題，因此也提高了成品率。反之，注重多芯片方法的倡導(dǎo)者則認(rèn)為他們可以對控制部分和電源部分采用優(yōu)化的工藝，因而有更好的總體性能，也（可能）制造出更可靠的部件。這兩種不同方案已經(jīng)共存了10年之久，現(xiàn)在供應(yīng)商都能成功地在市場上提供兩種方案，所以這種爭論得到了很好的平衡。作為用戶，除了考慮熱與散熱問題，你幾乎不必了解廠家如何制造這種智能開關(guān)。附文“Linear 技術(shù)公司介入電源模塊爭論”描述了電源領(lǐng)域新近增加的一種系統(tǒng)級封裝。
當(dāng)射頻設(shè)計師需要為射頻功能（可能是 RF 自身或 RF 加基帶部分）找一種單封裝結(jié)構(gòu)時，他們也有類似的各種選擇。如藍(lán)牙就出現(xiàn)了各種單片方案；市場領(lǐng)先者 CSR公司 已經(jīng)推出了自己第五代 Bluecore 設(shè)計。但是，并非所有 RF 應(yīng)用都能支持在供應(yīng)商必須投資實現(xiàn)單芯片設(shè)計的 RF 與邏輯 CMOS混合技術(shù)方面進行巨額投入。Insight SiP公司 在 SAME（Sofia Antipolis 微電子）論壇 2005 上的一篇論文中描繪了通向 RF 系統(tǒng)級封裝的道路。該公司 CTO Chris Barratt 對 RF 模塊設(shè)計中基板的重要角色作了說明。它可以是一種純粹的互連介質(zhì)，IC 與無源元件附著在上面，或者可以將無源元件直接嵌入封裝內(nèi)來實現(xiàn) RF 功能?；蹇梢允?strong>印制電路板（通常歸類“層壓板”），或者是 LTCC（低溫共燒陶瓷），或者是將硅片用作基板。層壓板（FR4 或高電介質(zhì)材料）基板可以支持某些無源 RF 功能，例如匹配網(wǎng)絡(luò)。Barratt 解釋道，層壓板是相對成熟和容易獲得的技術(shù)。LTCC 基板可以嵌入更多復(fù)雜的由陶瓷自身構(gòu)成的元器件，如電容器、電感器、濾波器和平衡/不平衡變換器。集成無源器件表示在技術(shù)上又邁出了一步，設(shè)計師可以用薄膜技術(shù)在半導(dǎo)體或玻璃基板上構(gòu)成各種類型的無源元件。
電氣至物理流
圖 2 顯示的是 Barratt 為 LTCC 器件繪制的設(shè)計流程，Insight 用一組標(biāo)準(zhǔn)的 EDA 工具對這些器件作了編譯。第一步是用純電氣術(shù)語定義電路的功能；然后，設(shè)計師為 LTCC 選擇一種合適的層次結(jié)構(gòu)。接下來，他要從機械部件庫中選擇一些元件，映射到所選層上，并進行電磁仿真，以精確模仿所選結(jié)構(gòu)的 RF 特性。然后，他建立一個與設(shè)計所用特定器件相關(guān)的專門元件庫，通過進一步仿真（包括模擬與有源器件一起的電路行為，體現(xiàn)隨后倒裝在基板上的 IC），將設(shè)計匯聚成 LTCC 中所有層的最終幾何布局。最后用一次全系統(tǒng)的仿真檢查，使無用的寄生器件不會干擾所需的工作參數(shù)。Barratt 稱，現(xiàn)在的 LTCC（以及層壓板）基板有很多廠家可作選擇，盡管更先進的集成無源器件則要在那些具備先進硅晶圓處理能力的供應(yīng)商之間內(nèi)部發(fā)現(xiàn)。這種設(shè)計流為具備高度集成與良好特性的模塊提供了一條路徑，對這些模塊來說，單片系統(tǒng)（SoC）方案的設(shè)計過于昂貴，或者根本不可行。[!--empirenews.page--]
最近幾個月來，大多數(shù)新宣布的產(chǎn)品都使用了多裸芯片封裝，也叫疊式裸芯片封裝。其中，迄今為止最常見的應(yīng)用是將多個存儲器芯片疊在一個封裝內(nèi)：其中首要的應(yīng)用就是為手機主板所做的存儲器集合體。在手機中，印制電路板上的空間非常珍貴，需要多種類型存儲器：每款手機設(shè)計都至少要用一個多芯片封裝。
雖然供應(yīng)商已經(jīng)探索了各種芯片至芯片、芯片至基板的互連技術(shù)，但現(xiàn)在市場上單個封裝內(nèi)的芯片數(shù)目還是相對有限的，最多是4 ~ 6個，它們一個放在另一個的頂端，通常從下至上的尺寸逐步縮小，像一個金字塔?；遄畛Ｓ玫氖菍訅喊寤蛱沾晌⑿?BGA 封裝，并且在半導(dǎo)體片之間一定有一個隔離層，也可能是單獨的粘著層，但經(jīng)常是一個聚合物的“插入”層。廠家使用傳統(tǒng)技術(shù)，將每塊芯片單獨絲焊至基板。顯然，基板上連結(jié)焊盤的空間也是十分珍貴的。這是一種局限，也是為什么存儲器堆疊對多芯片方案很有吸引力的原因。就是說，一根總線可以尋址一個以上的芯片，從而減少了焊盤擁擠的問題。過去的多存儲器芯片結(jié)構(gòu)包含芯片的實體堆疊，焊接總線連接沿芯片堆的外沿構(gòu)成上、下軌，但這種方法只適用于同種芯片的堆疊，而不適合手機應(yīng)用的需求。
手機系統(tǒng)線路板最明確的一點要求就是矮形：因為印制電路板上元器件的凈空很珍貴。這對多芯片封裝是一個挑戰(zhàn)。在“后段”（BEOL）工藝步驟中，廠家將晶圓厚度降低至40mm，然后再將一個個芯片堆疊起來，這樣就可以在標(biāo)準(zhǔn) BGA 封裝中獲得超乎想像的六層堆疊。從電氣上說，這樣做沒有問題：一個芯片的有源層（半導(dǎo)體制造工藝進行擴散和注入，形成 IC 有源器件的部分）非常薄，尺寸大概可以用埃來計算?；蜻@么說：有源層只是硅片山上的一層霜而已?，F(xiàn)在已有技術(shù)能將硅載流子層從母晶圓中分離開來，它薄到既柔軟又透明，但仍有足夠的厚度支持有源電路功能。多芯片封裝并不需要這種等級的復(fù)雜性。然而，廠家可以將晶圓厚度降低到40mm或50mm以下，主要是用背面研磨和拋光的方法，然后再將晶圓切割成單個芯片。
使用第三維
供應(yīng)商和研究者都在開始討論將多芯片封裝用作某些超大型 SoC 設(shè)計的一種解決方案。眾所周知，今天采用前沿技術(shù)的大型 SoC 前期工程成本是相當(dāng)高的。一種對成本進行管理的可能方法是將設(shè)計分割為一系列較小的芯片，它們可以側(cè)面緊挨著安裝（在一個小型的連接基板上），或堆疊式安裝。除了經(jīng)濟性原因以外，構(gòu)成一個 SoC 設(shè)計的功能塊也（根據(jù)定義）限定為 2D 布局，而相應(yīng)的塊可以離得很遠(yuǎn)。如果采用真正的 3D 方式，設(shè)計師可以將功能相關(guān)的各個塊盡量靠近，并盡可能將它們在垂直方向和水平面上直接連接?；趯@些考慮，解決方案包括裸芯片與封裝后芯片的互連，產(chǎn)生了疊式封裝（package-on-package，PoP）。
何時多芯片封裝會成為一種系統(tǒng)級封裝(SiP)？不同的供應(yīng)商對這個詞匯的用法不同，有時比較寬松，有時可以互換，但其有效定義是：當(dāng)一個多芯片封裝可以用作外部系統(tǒng)能夠訪問的一個部件時（例如堆疊的內(nèi)存），SiP 就可以完成某種獨立的處理工作或功能。因此，芯片的混合就可能包括一個處理器，或任何用硅片可以完成的其它功能，如傳感器或 MEM。
比利時的研究組織 IMEC 有一個長期項目，即為一種普遍存在的計算環(huán)境構(gòu)建一個自主的無線傳感器單元。IMEC 研究人員設(shè)想它是由一堆同尺寸芯片構(gòu)成的立方體形式。在堆疊構(gòu)造中將包括環(huán)境能源凈化、檢測、處理以及無線網(wǎng)絡(luò)功能，所有這些都是由獨立芯片完成的各自專門功能。這樣一個堆疊構(gòu)造需要非常先進的芯片-芯片間互連。為了完成這一目標(biāo)，IMEC 有一個 3D 互連計劃，它包括對裸芯和 PoP 的研究。最初的概念是圍繞單個芯片的周圍做上焊球，用再流焊完成連接，但 IMEC 也正在探索更進一步的連接技術(shù)。
并行處理
IMEC 研究的目標(biāo)之一是將并行處理的好處也帶到 3D 領(lǐng)域中，從而提供常規(guī)硅片制造的經(jīng)濟性。如果你準(zhǔn)備直接將一個芯片連接到另一個芯片上，用并行處理的方法效率要高得多。但是，今天的主要方法是一次建立一個芯片堆疊，這種做法失掉了經(jīng)濟性的好處。理想的做法是芯片仍在晶圓上時就完成互連，該組織正在研究各種晶圓間連接的方法。有些思路是利用通孔互連芯片間的中間層；有些則采用直接的芯片至芯片連接。IMEC已對各種概念作了驗證，如將芯片厚度降低到遠(yuǎn)薄于今天的常規(guī)厚度。制造出的有源硅片厚度不超過10。進一步的實驗性概念是在垂直尺度上提供連接：用銅插頭或“銅釘”垂直插入硅片中，從而連接到堆疊中下一芯片的端子上。
歐洲的供應(yīng)商很快就可以提供多芯片封裝，如ST Microelectronics公司和 Infineon 公司。ST 已展示了堆疊多達八個芯片（圖 3）的封裝，不過現(xiàn)在的存儲器系列產(chǎn)品最多堆疊四層，這其中組合了 NOR 閃存加 SRAM，或雙 NOR 閃存。ST 的三頻段 GSM/GPRS 收發(fā)器模塊也是一個堆疊芯片的產(chǎn)品，它是將一個 Si-Ge BiCMOS RF 芯片置于一個集成有源/無源器件上，構(gòu)成一個 7mm×7mm×1.4mm 的封裝，其中還集成了很多無源器件。該公司進一步指出，照相手機的圖像傳感器子系統(tǒng)是該技術(shù)應(yīng)用的另一個可能領(lǐng)域，將圖像傳感器與圖像處理 DSP 做在一起可以節(jié)省電路板空間。
與90nm競爭
ST 集團新型封裝發(fā)展部門的副總裁 Carlo Cognetti 就定制芯片開發(fā)的不同領(lǐng)域，對 SiP 封裝的性能作了評論：“一些較小的芯片設(shè)計所可能還在使用比最先進半導(dǎo)體工藝晚一到兩代的結(jié)點，但仍然做著出色的工作，而對最新工藝的投資可能超過他們。當(dāng)設(shè)計團隊采用更成熟的技術(shù)，在第三維上堆疊芯片時，他們就可以保持與高費用、全 SoC 設(shè)計的競爭能力。”Cognetti 稱 ST 有全套的SiP設(shè)計工具，支持內(nèi)部和外部的設(shè)計團隊，就像他們對 ASIC 流程的支持一樣。AMD 與富士通公司的合資存儲器供應(yīng)企業(yè) Spansion 也提供一系列堆疊式芯片的存儲器產(chǎn)品，包括用于系統(tǒng)存儲器和手機市場的產(chǎn)品。過去幾周內(nèi)，它還開始提供存儲器與邏輯芯片組合的疊式封裝。這一概念將 Amkor 的 PSvfBGA 封裝與 Spansion 的閃存芯片封裝堆疊在一起，底層是承載邏輯電路的 Amkor PSvfBGA，Spansion 的則在上層，整個封裝高度為 1.4 mm。由于邏輯至存儲器的連接很短，Spansion 用此概念提供一個可滿足 133 MHz DDR 內(nèi)存高速信號需求的解決方案。[!--empirenews.page--]
Infineon 在一系列產(chǎn)品中使用了堆疊式內(nèi)存芯片，包括高密度系統(tǒng)內(nèi)存。該公司還展示了一種無需中間“凸點”和再流焊，即可完成芯片直接倒裝互連的先進技術(shù)。
Sharp 公司最近也推出了一項用于構(gòu)建堆疊式芯片封裝的技術(shù)變革。以前，Sharp 公司用比較標(biāo)準(zhǔn)的技術(shù)，將一個封裝內(nèi)所有芯片的接線移至單一的基板上，基板提供與外部環(huán)境（系統(tǒng)印制電路板）的互連?，F(xiàn)在，它增加了一種倒裝復(fù)雜芯片（如一片微處理器）的功能，即將芯片倒裝于基板上，基板提供該芯片以及其上安裝的另外載體上的芯片堆的復(fù)雜互連路徑（圖 4）。再流焊技術(shù)將新的基板作為元器件焊在印制電路板上。這個看似微小的改變卻對數(shù)碼相機這類應(yīng)用影響很大。該公司稱，早期設(shè)計需要單獨印腳的 DSP 芯片，以及單獨堆疊的內(nèi)存器件。另外還需要為圖像傳感器留出空間，因而不得不采用兩塊印制電路板。當(dāng) DSP 和內(nèi)存堆占據(jù)相同的印腳時，設(shè)計師就可以去掉一塊印制電路板。
可以用于設(shè)計一個多芯片封裝的資源從來沒有像現(xiàn)在這么多，這么豐富，但反過來看，如果你只是簡單地采購一款用這種方法構(gòu)建的器件，是否有必要了解它的制造過程？很多情況下沒有這個必要，你可以把它看作另一個元器件。但再流焊問題是一個例外，如果供應(yīng)商是用多次再流焊構(gòu)建出部件，那么將它裝配到印制電路板上時，可以使用的溫度是有限制的。但是，有些最新的芯片連接技術(shù)解決了這個問題：它們不是采用簡單的焊接，而是使用先進的冶金技術(shù)，實際是將芯片熔接在一起。如果你在一個封裝內(nèi)有非常復(fù)雜的芯片堆疊結(jié)構(gòu)，則可能需要注意一次被驅(qū)動的堆疊有幾層，這顯然是考慮到熱的問題。
Linear 技術(shù)公司介入電源模塊爭論
Linear 技術(shù)公司宣布了一個新的電源模塊系列產(chǎn)品，標(biāo)志著該公司從一個 IC 解決方案供應(yīng)商的傳統(tǒng)市場進入了一個新天地。Linear 技術(shù)公司電源業(yè)務(wù)部門副總裁兼總經(jīng)理 Don Paulus 解釋說：“我們希望擴展我們的客戶群，如那些沒有專業(yè)知識或沒有時間投資開發(fā)高性能DC/DC轉(zhuǎn)換器的公司，這是一個相當(dāng)大的挑戰(zhàn)，特別是對 LTM4600 所處的大電流水平。” LTM4600是首先推出的新型mModules系列，它將一個10A的降壓轉(zhuǎn)換器裝入一個15×15×2.8mm的基板柵格陣列（LGA）封裝內(nèi)，它以IC同樣的方式支持自動裝配（圖A）。Paulus指出，這種符合RoHS要求的小型封裝可以使設(shè)計師將DC/DC轉(zhuǎn)換功能放進原本無用的空間，例如印制電路板的背面。它的矮形以及多球連接可將結(jié)點至電路板的熱阻限制在15℃/W（四層印制電路板），典型情況下，該封裝可以在無散熱片或強制氣流下耗散 3W功率，而結(jié)點溫度仍保持在125℃的安全范圍內(nèi)。
LTM4600 采用了 Linear 技術(shù)公司自己的 DMOS 技術(shù)，對 FET 導(dǎo)通電阻與柵極電荷作了均衡優(yōu)化，它集成了電源開關(guān)、柵極驅(qū)動器、補償轉(zhuǎn)換器電感，以及輸入、輸出旁路電容器。一只電阻器可將輸出電壓設(shè)置在 0.6 V 至 5V 范圍內(nèi)，并用一個優(yōu)選電容器調(diào)整模塊的軟起動特性。一般無需為系統(tǒng)的正常實現(xiàn)補充額外的大容量電容器。LTM4600 可以接受非常寬的輸入電壓，EV 后綴型從 4.5V 至 20V，HVEV 版則可達到 28V，而這一功率范圍內(nèi)大多數(shù)模塊都有 6V 的限制。20V 輸入能力適合用于大多數(shù)配電 12V的中間總線架構(gòu)，而 28V型則適用于工業(yè)標(biāo)準(zhǔn)的 24V 級別。
LTM4600效率可高達92%，電流模式架構(gòu)運行在 800kHz頻率下，以獲得最大的瞬態(tài)響應(yīng)。用12V輸入電壓測量， 輸出1.2V電壓時，效率為80%，在25ms內(nèi)完成一個10% － 90% － 10%的負(fù)載步進穩(wěn)定過程。Paulus 指出電流模式設(shè)計可以保證每個周期的限流保護和短路保護，因此無需保險絲。亦可以方便地并聯(lián)兩支 LTM4600，獲得 20A 電流。
Paulus 強調(diào)，可靠性是重要的設(shè)計要求：“FIT 率表示每百萬工作小時出現(xiàn) 1 次故障事件的水平，LTM4600 的可靠性比其競爭對手 DC/DC 轉(zhuǎn)換器高 10~15 倍，接近單片 IC 的可靠性?！盠TM4600EV 已可供貨，價格為每千片單價 16.50 美元，HVEV 版則為 19.50 美元。
下載文檔
