多芯片封裝：高堆層，矮外形
要 點(diǎn)
多裸片封裝是建立在長(zhǎng)久以來(lái)確立的提高電路密度的原則基礎(chǔ)上的。
用90nm工藝開(kāi)發(fā)單片系統(tǒng)ASIC 的高成本促使人們研究多芯片的替代方案。
很多雄心勃勃3D芯片封裝的前兆是用于手機(jī)存儲(chǔ)器中相對(duì)簡(jiǎn)單的疊式裸芯片結(jié)構(gòu)。
經(jīng)過(guò)多年的單純概念性研究以后，完全3D化芯片至芯片連接成為現(xiàn)實(shí)可行的技術(shù)。
現(xiàn)在我們有了系統(tǒng)級(jí)封裝（SiP），或多芯片封裝。以前它們叫做多芯片模塊，更早時(shí)叫混合電路。本質(zhì)上來(lái)說(shuō)，這些都不是什么新鮮東西，無(wú)非是將多個(gè)有源元器件裝入一個(gè)認(rèn)為是 IC 的封裝里。事實(shí)上，它就是集成電路的早期實(shí)現(xiàn)方法。在遙遠(yuǎn)的過(guò)去，常見(jiàn)的方法是用“單片 IC”表示廠商將所有功能集成到一個(gè)硅片上。而建立這種組合的基本動(dòng)機(jī)至今沒(méi)有變化。我們采取這種途徑，是因?yàn)闊o(wú)法從技術(shù)上或經(jīng)濟(jì)上在單個(gè)芯片中實(shí)現(xiàn)某些功能的組合。隨著時(shí)間的流逝，這些因素之間平衡的變化可能改變對(duì)多芯片解決方案的決策。
很快有了更大內(nèi)存
決策過(guò)程的一個(gè)方面是依據(jù)工藝技術(shù)的極限。例如，對(duì)于內(nèi)存，長(zhǎng)期以來(lái)確立了一條通過(guò)創(chuàng)新封裝提高器件密度的路徑。當(dāng)內(nèi)存沿著摩爾定律發(fā)展時(shí)，在任何時(shí)點(diǎn)上 DRAM 芯片都有一個(gè)相應(yīng)的最大可行尺寸。并且在那相同時(shí)刻，總會(huì)出現(xiàn)這個(gè)尺寸不夠用的一些項(xiàng)目。一些專業(yè)供應(yīng)商會(huì)將多個(gè)裸芯片裝入標(biāo)準(zhǔn)單芯片外形尺寸的封裝內(nèi)，從而制造出滿足要求的部件。通過(guò)預(yù)測(cè)封裝印腳的未來(lái)發(fā)展，這些供應(yīng)商已經(jīng)能在產(chǎn)品上市之前幾個(gè)月就可以估計(jì)并模仿出下一代單芯片部件的器件。由于 SRAM 內(nèi)存單元的尺寸較大，它的密度總是比 DRAM 要落后一至兩代，而將多個(gè) SRAM 芯片封裝為一個(gè)部件，就可以用類似的尺寸提供相等的密度。今天，這個(gè)辦法同樣已用在閃存上。像White Electronic Designs公司這樣的供應(yīng)商不斷將多個(gè)芯片封裝為一體，而且White Electronic Designs公司最近還宣布推出了一種 64 MB 的 Flash MCP（多芯片封裝），設(shè)計(jì)用于嵌入式應(yīng)用和高可靠性應(yīng)用，提供商用、工業(yè)和軍用溫度范圍。該器件為13mm×22mm，159塑封球柵陣列（PGBA，圖1）。這款閃存組成是 8M×64，訪問(wèn)時(shí)間為 90、100 和 120 ns，每個(gè)扇區(qū)的擦除/編程循環(huán)為 100萬(wàn)次。價(jià)格并不便宜，在 500 片批量時(shí)，單價(jià)為 250 美元（工業(yè)溫度）。
當(dāng)供應(yīng)商必須針對(duì)經(jīng)濟(jì)因素和技術(shù)因素做出優(yōu)化時(shí)，芯片劃分問(wèn)題的決策就成了一個(gè)更加微妙的過(guò)程，供應(yīng)商要按照自己的工藝能力，提供最佳可能性的規(guī)范。很多年來(lái)，一直有兩種制造所謂的“智能電源”器件的相反方法。這些智能器件包括了具有某種智能程度的電源控制功能，如某些驅(qū)動(dòng)和保護(hù)電路，以及復(fù)雜的控制部件，也許還包括微控制器內(nèi)核。有些供應(yīng)商選擇制造單芯片的辦法，而其它供應(yīng)商則在一個(gè)封裝內(nèi)用一個(gè)控制芯片外加一些獨(dú)立電源開(kāi)關(guān)的辦法。單芯片方案需要復(fù)雜得多的制造工藝，而且設(shè)計(jì)師還要具備在單個(gè)芯片上處理電壓和熱應(yīng)力的復(fù)雜設(shè)計(jì)能力。但它的好處是供應(yīng)商可以使用比較簡(jiǎn)單的封裝，無(wú)需考慮多個(gè)芯片在封裝內(nèi)的互連問(wèn)題，因此也提高了成品率。反之，注重多芯片方法的倡導(dǎo)者則認(rèn)為他們可以對(duì)控制部分和電源部分采用優(yōu)化的工藝，因而有更好的總體性能，也（可能）制造出更可靠的部件。這兩種不同方案已經(jīng)共存了10年之久，現(xiàn)在供應(yīng)商都能成功地在市場(chǎng)上提供兩種方案，所以這種爭(zhēng)論得到了很好的平衡。作為用戶，除了考慮熱與散熱問(wèn)題，你幾乎不必了解廠家如何制造這種智能開(kāi)關(guān)。附文“Linear 技術(shù)公司介入電源模塊爭(zhēng)論”描述了電源領(lǐng)域新近增加的一種系統(tǒng)級(jí)封裝。
當(dāng)射頻設(shè)計(jì)師需要為射頻功能（可能是 RF 自身或 RF 加基帶部分）找一種單封裝結(jié)構(gòu)時(shí)，他們也有類似的各種選擇。如藍(lán)牙就出現(xiàn)了各種單片方案；市場(chǎng)領(lǐng)先者 CSR公司 已經(jīng)推出了自己第五代 Bluecore 設(shè)計(jì)。但是，并非所有 RF 應(yīng)用都能支持在供應(yīng)商必須投資實(shí)現(xiàn)單芯片設(shè)計(jì)的 RF 與邏輯 CMOS混合技術(shù)方面進(jìn)行巨額投入。Insight SiP公司 在 SAME（Sofia Antipolis 微電子）論壇 2005 上的一篇論文中描繪了通向 RF 系統(tǒng)級(jí)封裝的道路。該公司 CTO Chris Barratt 對(duì) RF 模塊設(shè)計(jì)中基板的重要角色作了說(shuō)明。它可以是一種純粹的互連介質(zhì)，IC 與無(wú)源元件附著在上面，或者可以將無(wú)源元件直接嵌入封裝內(nèi)來(lái)實(shí)現(xiàn) RF 功能?；蹇梢允?strong>印制電路板（通常歸類“層壓板”），或者是 LTCC（低溫共燒陶瓷），或者是將硅片用作基板。層壓板（FR4 或高電介質(zhì)材料）基板可以支持某些無(wú)源 RF 功能，例如匹配網(wǎng)絡(luò)。Barratt 解釋道，層壓板是相對(duì)成熟和容易獲得的技術(shù)。LTCC 基板可以嵌入更多復(fù)雜的由陶瓷自身構(gòu)成的元器件，如電容器、電感器、濾波器和平衡/不平衡變換器。集成無(wú)源器件表示在技術(shù)上又邁出了一步，設(shè)計(jì)師可以用薄膜技術(shù)在半導(dǎo)體或玻璃基板上構(gòu)成各種類型的無(wú)源元件。
電氣至物理流
圖 2 顯示的是 Barratt 為 LTCC 器件繪制的設(shè)計(jì)流程，Insight 用一組標(biāo)準(zhǔn)的 EDA 工具對(duì)這些器件作了編譯。第一步是用純電氣術(shù)語(yǔ)定義電路的功能；然后，設(shè)計(jì)師為 LTCC 選擇一種合適的層次結(jié)構(gòu)。接下來(lái)，他要從機(jī)械部件庫(kù)中選擇一些元件，映射到所選層上，并進(jìn)行電磁仿真，以精確模仿所選結(jié)構(gòu)的 RF 特性。然后，他建立一個(gè)與設(shè)計(jì)所用特定器件相關(guān)的專門(mén)元件庫(kù)，通過(guò)進(jìn)一步仿真（包括模擬與有源器件一起的電路行為，體現(xiàn)隨后倒裝在基板上的 IC），將設(shè)計(jì)匯聚成 LTCC 中所有層的最終幾何布局。最后用一次全系統(tǒng)的仿真檢查，使無(wú)用的寄生器件不會(huì)干擾所需的工作參數(shù)。Barratt 稱，現(xiàn)在的 LTCC（以及層壓板）基板有很多廠家可作選擇，盡管更先進(jìn)的集成無(wú)源器件則要在那些具備先進(jìn)硅晶圓處理能力的供應(yīng)商之間內(nèi)部發(fā)現(xiàn)。這種設(shè)計(jì)流為具備高度集成與良好特性的模塊提供了一條路徑，對(duì)這些模塊來(lái)說(shuō)，單片系統(tǒng)（SoC）方案的設(shè)計(jì)過(guò)于昂貴，或者根本不可行。[!--empirenews.page--]
最近幾個(gè)月來(lái)，大多數(shù)新宣布的產(chǎn)品都使用了多裸芯片封裝，也叫疊式裸芯片封裝。其中，迄今為止最常見(jiàn)的應(yīng)用是將多個(gè)存儲(chǔ)器芯片疊在一個(gè)封裝內(nèi)：其中首要的應(yīng)用就是為手機(jī)主板所做的存儲(chǔ)器集合體。在手機(jī)中，印制電路板上的空間非常珍貴，需要多種類型存儲(chǔ)器：每款手機(jī)設(shè)計(jì)都至少要用一個(gè)多芯片封裝。
雖然供應(yīng)商已經(jīng)探索了各種芯片至芯片、芯片至基板的互連技術(shù)，但現(xiàn)在市場(chǎng)上單個(gè)封裝內(nèi)的芯片數(shù)目還是相對(duì)有限的，最多是4 ~ 6個(gè)，它們一個(gè)放在另一個(gè)的頂端，通常從下至上的尺寸逐步縮小，像一個(gè)金字塔?；遄畛Ｓ玫氖菍訅喊寤蛱沾晌⑿?BGA 封裝，并且在半導(dǎo)體片之間一定有一個(gè)隔離層，也可能是單獨(dú)的粘著層，但經(jīng)常是一個(gè)聚合物的“插入”層。廠家使用傳統(tǒng)技術(shù)，將每塊芯片單獨(dú)絲焊至基板。顯然，基板上連結(jié)焊盤(pán)的空間也是十分珍貴的。這是一種局限，也是為什么存儲(chǔ)器堆疊對(duì)多芯片方案很有吸引力的原因。就是說(shuō)，一根總線可以尋址一個(gè)以上的芯片，從而減少了焊盤(pán)擁擠的問(wèn)題。過(guò)去的多存儲(chǔ)器芯片結(jié)構(gòu)包含芯片的實(shí)體堆疊，焊接總線連接沿芯片堆的外沿構(gòu)成上、下軌，但這種方法只適用于同種芯片的堆疊，而不適合手機(jī)應(yīng)用的需求。
手機(jī)系統(tǒng)線路板最明確的一點(diǎn)要求就是矮形：因?yàn)橛≈齐娐钒迳显骷膬艨蘸苷滟F。這對(duì)多芯片封裝是一個(gè)挑戰(zhàn)。在“后段”（BEOL）工藝步驟中，廠家將晶圓厚度降低至40mm，然后再將一個(gè)個(gè)芯片堆疊起來(lái)，這樣就可以在標(biāo)準(zhǔn) BGA 封裝中獲得超乎想像的六層堆疊。從電氣上說(shuō)，這樣做沒(méi)有問(wèn)題：一個(gè)芯片的有源層（半導(dǎo)體制造工藝進(jìn)行擴(kuò)散和注入，形成 IC 有源器件的部分）非常薄，尺寸大概可以用埃來(lái)計(jì)算。或這么說(shuō)：有源層只是硅片山上的一層霜而已?，F(xiàn)在已有技術(shù)能將硅載流子層從母晶圓中分離開(kāi)來(lái)，它薄到既柔軟又透明，但仍有足夠的厚度支持有源電路功能。多芯片封裝并不需要這種等級(jí)的復(fù)雜性。然而，廠家可以將晶圓厚度降低到40mm或50mm以下，主要是用背面研磨和拋光的方法，然后再將晶圓切割成單個(gè)芯片。
使用第三維
供應(yīng)商和研究者都在開(kāi)始討論將多芯片封裝用作某些超大型 SoC 設(shè)計(jì)的一種解決方案。眾所周知，今天采用前沿技術(shù)的大型 SoC 前期工程成本是相當(dāng)高的。一種對(duì)成本進(jìn)行管理的可能方法是將設(shè)計(jì)分割為一系列較小的芯片，它們可以側(cè)面緊挨著安裝（在一個(gè)小型的連接基板上），或堆疊式安裝。除了經(jīng)濟(jì)性原因以外，構(gòu)成一個(gè) SoC 設(shè)計(jì)的功能塊也（根據(jù)定義）限定為 2D 布局，而相應(yīng)的塊可以離得很遠(yuǎn)。如果采用真正的 3D 方式，設(shè)計(jì)師可以將功能相關(guān)的各個(gè)塊盡量靠近，并盡可能將它們?cè)诖怪狈较蚝退矫嫔现苯舆B接。基于對(duì)這些考慮，解決方案包括裸芯片與封裝后芯片的互連，產(chǎn)生了疊式封裝（package-on-package，PoP）。
何時(shí)多芯片封裝會(huì)成為一種系統(tǒng)級(jí)封裝(SiP)？不同的供應(yīng)商對(duì)這個(gè)詞匯的用法不同，有時(shí)比較寬松，有時(shí)可以互換，但其有效定義是：當(dāng)一個(gè)多芯片封裝可以用作外部系統(tǒng)能夠訪問(wèn)的一個(gè)部件時(shí)（例如堆疊的內(nèi)存），SiP 就可以完成某種獨(dú)立的處理工作或功能。因此，芯片的混合就可能包括一個(gè)處理器，或任何用硅片可以完成的其它功能，如傳感器或 MEM。
比利時(shí)的研究組織 IMEC 有一個(gè)長(zhǎng)期項(xiàng)目，即為一種普遍存在的計(jì)算環(huán)境構(gòu)建一個(gè)自主的無(wú)線傳感器單元。IMEC 研究人員設(shè)想它是由一堆同尺寸芯片構(gòu)成的立方體形式。在堆疊構(gòu)造中將包括環(huán)境能源凈化、檢測(cè)、處理以及無(wú)線網(wǎng)絡(luò)功能，所有這些都是由獨(dú)立芯片完成的各自專門(mén)功能。這樣一個(gè)堆疊構(gòu)造需要非常先進(jìn)的芯片-芯片間互連。為了完成這一目標(biāo)，IMEC 有一個(gè) 3D 互連計(jì)劃，它包括對(duì)裸芯和 PoP 的研究。最初的概念是圍繞單個(gè)芯片的周?chē)錾虾盖颍迷倭骱竿瓿蛇B接，但 IMEC 也正在探索更進(jìn)一步的連接技術(shù)。
并行處理
IMEC 研究的目標(biāo)之一是將并行處理的好處也帶到 3D 領(lǐng)域中，從而提供常規(guī)硅片制造的經(jīng)濟(jì)性。如果你準(zhǔn)備直接將一個(gè)芯片連接到另一個(gè)芯片上，用并行處理的方法效率要高得多。但是，今天的主要方法是一次建立一個(gè)芯片堆疊，這種做法失掉了經(jīng)濟(jì)性的好處。理想的做法是芯片仍在晶圓上時(shí)就完成互連，該組織正在研究各種晶圓間連接的方法。有些思路是利用通孔互連芯片間的中間層；有些則采用直接的芯片至芯片連接。IMEC已對(duì)各種概念作了驗(yàn)證，如將芯片厚度降低到遠(yuǎn)薄于今天的常規(guī)厚度。制造出的有源硅片厚度不超過(guò)10。進(jìn)一步的實(shí)驗(yàn)性概念是在垂直尺度上提供連接：用銅插頭或“銅釘”垂直插入硅片中，從而連接到堆疊中下一芯片的端子上。
歐洲的供應(yīng)商很快就可以提供多芯片封裝，如ST Microelectronics公司和 Infineon 公司。ST 已展示了堆疊多達(dá)八個(gè)芯片（圖 3）的封裝，不過(guò)現(xiàn)在的存儲(chǔ)器系列產(chǎn)品最多堆疊四層，這其中組合了 NOR 閃存加 SRAM，或雙 NOR 閃存。ST 的三頻段 GSM/GPRS 收發(fā)器模塊也是一個(gè)堆疊芯片的產(chǎn)品，它是將一個(gè) Si-Ge BiCMOS RF 芯片置于一個(gè)集成有源/無(wú)源器件上，構(gòu)成一個(gè) 7mm×7mm×1.4mm 的封裝，其中還集成了很多無(wú)源器件。該公司進(jìn)一步指出，照相手機(jī)的圖像傳感器子系統(tǒng)是該技術(shù)應(yīng)用的另一個(gè)可能領(lǐng)域，將圖像傳感器與圖像處理 DSP 做在一起可以節(jié)省電路板空間。
與90nm競(jìng)爭(zhēng)
ST 集團(tuán)新型封裝發(fā)展部門(mén)的副總裁 Carlo Cognetti 就定制芯片開(kāi)發(fā)的不同領(lǐng)域，對(duì) SiP 封裝的性能作了評(píng)論：“一些較小的芯片設(shè)計(jì)所可能還在使用比最先進(jìn)半導(dǎo)體工藝晚一到兩代的結(jié)點(diǎn)，但仍然做著出色的工作，而對(duì)最新工藝的投資可能超過(guò)他們。當(dāng)設(shè)計(jì)團(tuán)隊(duì)采用更成熟的技術(shù)，在第三維上堆疊芯片時(shí)，他們就可以保持與高費(fèi)用、全 SoC 設(shè)計(jì)的競(jìng)爭(zhēng)能力?！盋ognetti 稱 ST 有全套的SiP設(shè)計(jì)工具，支持內(nèi)部和外部的設(shè)計(jì)團(tuán)隊(duì)，就像他們對(duì) ASIC 流程的支持一樣。AMD 與富士通公司的合資存儲(chǔ)器供應(yīng)企業(yè) Spansion 也提供一系列堆疊式芯片的存儲(chǔ)器產(chǎn)品，包括用于系統(tǒng)存儲(chǔ)器和手機(jī)市場(chǎng)的產(chǎn)品。過(guò)去幾周內(nèi)，它還開(kāi)始提供存儲(chǔ)器與邏輯芯片組合的疊式封裝。這一概念將 Amkor 的 PSvfBGA 封裝與 Spansion 的閃存芯片封裝堆疊在一起，底層是承載邏輯電路的 Amkor PSvfBGA，Spansion 的則在上層，整個(gè)封裝高度為 1.4 mm。由于邏輯至存儲(chǔ)器的連接很短，Spansion 用此概念提供一個(gè)可滿足 133 MHz DDR 內(nèi)存高速信號(hào)需求的解決方案。[!--empirenews.page--]
Infineon 在一系列產(chǎn)品中使用了堆疊式內(nèi)存芯片，包括高密度系統(tǒng)內(nèi)存。該公司還展示了一種無(wú)需中間“凸點(diǎn)”和再流焊，即可完成芯片直接倒裝互連的先進(jìn)技術(shù)。
Sharp 公司最近也推出了一項(xiàng)用于構(gòu)建堆疊式芯片封裝的技術(shù)變革。以前，Sharp 公司用比較標(biāo)準(zhǔn)的技術(shù)，將一個(gè)封裝內(nèi)所有芯片的接線移至單一的基板上，基板提供與外部環(huán)境（系統(tǒng)印制電路板）的互連。現(xiàn)在，它增加了一種倒裝復(fù)雜芯片（如一片微處理器）的功能，即將芯片倒裝于基板上，基板提供該芯片以及其上安裝的另外載體上的芯片堆的復(fù)雜互連路徑（圖 4）。再流焊技術(shù)將新的基板作為元器件焊在印制電路板上。這個(gè)看似微小的改變卻對(duì)數(shù)碼相機(jī)這類應(yīng)用影響很大。該公司稱，早期設(shè)計(jì)需要單獨(dú)印腳的 DSP 芯片，以及單獨(dú)堆疊的內(nèi)存器件。另外還需要為圖像傳感器留出空間，因而不得不采用兩塊印制電路板。當(dāng) DSP 和內(nèi)存堆占據(jù)相同的印腳時(shí)，設(shè)計(jì)師就可以去掉一塊印制電路板。
可以用于設(shè)計(jì)一個(gè)多芯片封裝的資源從來(lái)沒(méi)有像現(xiàn)在這么多，這么豐富，但反過(guò)來(lái)看，如果你只是簡(jiǎn)單地采購(gòu)一款用這種方法構(gòu)建的器件，是否有必要了解它的制造過(guò)程？很多情況下沒(méi)有這個(gè)必要，你可以把它看作另一個(gè)元器件。但再流焊問(wèn)題是一個(gè)例外，如果供應(yīng)商是用多次再流焊構(gòu)建出部件，那么將它裝配到印制電路板上時(shí)，可以使用的溫度是有限制的。但是，有些最新的芯片連接技術(shù)解決了這個(gè)問(wèn)題：它們不是采用簡(jiǎn)單的焊接，而是使用先進(jìn)的冶金技術(shù)，實(shí)際是將芯片熔接在一起。如果你在一個(gè)封裝內(nèi)有非常復(fù)雜的芯片堆疊結(jié)構(gòu)，則可能需要注意一次被驅(qū)動(dòng)的堆疊有幾層，這顯然是考慮到熱的問(wèn)題。
Linear 技術(shù)公司介入電源模塊爭(zhēng)論
Linear 技術(shù)公司宣布了一個(gè)新的電源模塊系列產(chǎn)品，標(biāo)志著該公司從一個(gè) IC 解決方案供應(yīng)商的傳統(tǒng)市場(chǎng)進(jìn)入了一個(gè)新天地。Linear 技術(shù)公司電源業(yè)務(wù)部門(mén)副總裁兼總經(jīng)理 Don Paulus 解釋說(shuō)：“我們希望擴(kuò)展我們的客戶群，如那些沒(méi)有專業(yè)知識(shí)或沒(méi)有時(shí)間投資開(kāi)發(fā)高性能DC/DC轉(zhuǎn)換器的公司，這是一個(gè)相當(dāng)大的挑戰(zhàn)，特別是對(duì) LTM4600 所處的大電流水平?！?LTM4600是首先推出的新型mModules系列，它將一個(gè)10A的降壓轉(zhuǎn)換器裝入一個(gè)15×15×2.8mm的基板柵格陣列（LGA）封裝內(nèi)，它以IC同樣的方式支持自動(dòng)裝配（圖A）。Paulus指出，這種符合RoHS要求的小型封裝可以使設(shè)計(jì)師將DC/DC轉(zhuǎn)換功能放進(jìn)原本無(wú)用的空間，例如印制電路板的背面。它的矮形以及多球連接可將結(jié)點(diǎn)至電路板的熱阻限制在15℃/W（四層印制電路板），典型情況下，該封裝可以在無(wú)散熱片或強(qiáng)制氣流下耗散 3W功率，而結(jié)點(diǎn)溫度仍保持在125℃的安全范圍內(nèi)。
LTM4600 采用了 Linear 技術(shù)公司自己的 DMOS 技術(shù)，對(duì) FET 導(dǎo)通電阻與柵極電荷作了均衡優(yōu)化，它集成了電源開(kāi)關(guān)、柵極驅(qū)動(dòng)器、補(bǔ)償轉(zhuǎn)換器電感，以及輸入、輸出旁路電容器。一只電阻器可將輸出電壓設(shè)置在 0.6 V 至 5V 范圍內(nèi)，并用一個(gè)優(yōu)選電容器調(diào)整模塊的軟起動(dòng)特性。一般無(wú)需為系統(tǒng)的正常實(shí)現(xiàn)補(bǔ)充額外的大容量電容器。LTM4600 可以接受非常寬的輸入電壓，EV 后綴型從 4.5V 至 20V，HVEV 版則可達(dá)到 28V，而這一功率范圍內(nèi)大多數(shù)模塊都有 6V 的限制。20V 輸入能力適合用于大多數(shù)配電 12V的中間總線架構(gòu)，而 28V型則適用于工業(yè)標(biāo)準(zhǔn)的 24V 級(jí)別。
LTM4600效率可高達(dá)92%，電流模式架構(gòu)運(yùn)行在 800kHz頻率下，以獲得最大的瞬態(tài)響應(yīng)。用12V輸入電壓測(cè)量， 輸出1.2V電壓時(shí)，效率為80%，在25ms內(nèi)完成一個(gè)10% － 90% － 10%的負(fù)載步進(jìn)穩(wěn)定過(guò)程。Paulus 指出電流模式設(shè)計(jì)可以保證每個(gè)周期的限流保護(hù)和短路保護(hù)，因此無(wú)需保險(xiǎn)絲。亦可以方便地并聯(lián)兩支 LTM4600，獲得 20A 電流。
Paulus 強(qiáng)調(diào)，可靠性是重要的設(shè)計(jì)要求：“FIT 率表示每百萬(wàn)工作小時(shí)出現(xiàn) 1 次故障事件的水平，LTM4600 的可靠性比其競(jìng)爭(zhēng)對(duì)手 DC/DC 轉(zhuǎn)換器高 10~15 倍，接近單片 IC 的可靠性?！盠TM4600EV 已可供貨，價(jià)格為每千片單價(jià) 16.50 美元，HVEV 版則為 19.50 美元。
下載文檔
