在美國舉辦的Flash Memory Summit(閃存技術峰會)首日結(jié)束后，亮點頗多。
日前據(jù)《電子工程專輯》報道，在Keynote環(huán)節(jié)，長江存儲(Yangtze Memory Technology，YMTC)壓軸出場，推出了其最新的3D NAND架構(gòu)Xtacking，I/O接口的速度提升到了3Gbps，堪比DRAM DDR4 的I/O速度，吸引了外界的極大關注。
不過，倒數(shù)第二個出場的SK海力士(SK Hynix)帶來的黑科技4D NAND無疑更搶眼球，因為它們已經(jīng)可以在Q4送樣了。雖然之前三星、東芝/西部數(shù)據(jù)、美光/英特爾等已經(jīng)宣布過96層/QLC新一代技術，但發(fā)布產(chǎn)品SK海力士是第一家。
目前SK海力士在NAND市場的全球份額排名第五，DRAM份額全球第二。
選對技術，可以少走彎路
首先是3D NAND的技術路線選擇，SK海力士稱，CTF(Charge Trap Flash，電荷捕獲型)比Floating Gate(浮柵型)存儲單元面積更小、速度更快、更耐用(P/E次數(shù)多)。
其實三星從2013年的第一代V-NAND 3D閃存就開始使用CTF了，東芝/西數(shù)(閃迪)的BiCS亦是如此。目前英特爾和美光是唯一兩家采用浮柵技術的閃存制造商。這兩家也計劃在其新一代閃存進入市場后獨立執(zhí)行閃存開發(fā)工作。之后美光會采用自己的取代柵極技術(Replacement Gate)，即簡單的Charge Trap Flash技術的品牌重塑。換句話說，英特爾很快就會成為唯一采用浮柵技術的閃存制造商，不過這倒無所謂，畢竟他們有更厲害的3D Xpoint(基于相變內(nèi)存，還一說是ReRAM磁阻式內(nèi)存)。
全球首款4D閃存登場
接下來，SK海力士宣布推出了全球首款4D閃存。
從現(xiàn)場給出的技術演示來看，4D閃存和此前長江存儲的Xtacking十分相似，只不過SK海力士稱其結(jié)合了自身CTF設計與Periphery Under Cell(PUC)技術。簡單來說，3D閃存由陣列和外圍電路兩個主要組件組成。與傳統(tǒng)3D NAND相同，SK海力士的陣列是垂直堆疊的層用于存儲數(shù)據(jù)，而外圍電路排列在單元邊緣。由電路控制陣列，但隨著NAND層的增加，它就會消耗芯片空間，增加復雜性與尺寸大小，由此增加產(chǎn)品的最終成本。
為了解決這一問題，SK海力士的4D NAND采用了PUC設計，將外圍電路放置在陣列之下而不是圍繞，來提高存儲密度，同時降低成本。然而，這與英特爾和美光首次推出第一代3D閃存設計相同，那邊稱之為“CMOS under Array”(CuA)。并且，三星也已經(jīng)宣布其將來會轉(zhuǎn)向CuA型設計，因此這絕不能算是新技術了。
參數(shù)方面，號稱業(yè)內(nèi)第一款4D閃存是V5 512Gb TLC，采用96層堆疊、I/O接口速度1.2Gbps(ONFi 4.1標準)、面積13平方毫米，今年第四季度出樣。
BGA封裝的可以做到1Tb(128GB)，模組最大2TB，塞到2.5寸的U.2中更是可以做到64TB，2019年上半年出樣。
此外，SK海力士還將基于V5 4D NAND技術推出QLC，也是采用96層堆疊，單Die容量1Tb，目的在于取代HDD，預計將在2019年下半年送樣。
與采用72層堆疊的V4 3D TLC相比，采用96層堆疊的4D NAND面積減小30%、讀速提升25%、寫速提升30%，此外帶寬和功率提升150%，產(chǎn)能提升20%。
SK海力士目前已經(jīng)開始進行128層堆疊V6 4D閃存的研發(fā)，接下來將提高到2xx層,未來可達到500層堆疊。目前，SK海力士的3D NAND是72層堆疊，單die最大512Gb(64GB)，96層QLC NAND的單顆die容量提高到1Tb，4D NAND技術的持續(xù)發(fā)展推動容量的不斷升級，未來10年內(nèi)可望出現(xiàn)10TB的BGA SSD。
SK海力士首款自有品牌企業(yè)級產(chǎn)品PE4010 NVMe SSD已于今年6月份出貨給微軟Azure服務器。2018年Q2這款產(chǎn)品也通過了騰訊的首次驗證。
揭秘長江存儲的3D NAND新架構(gòu)
長江存儲稱，數(shù)據(jù)產(chǎn)生的能力和貯存能力的增長是嚴重不對等的，2020年左右將產(chǎn)生47ZB(澤字節(jié)，470萬億億比特)，2025會是162ZB。雖然多數(shù)數(shù)據(jù)可能是垃圾，但存儲公司沒有選擇性，其唯一目標就是盡可能多地保存下來。
長江存儲將NAND閃存的三大挑戰(zhàn)劃歸為I/O接口速度、容量密度和上市時機，此次的Xtacking首要是提高I/O接口速度，且順帶保證了3D NAND多層堆疊可達到更高容量以及減少上市周期。
當前，NAND閃存主要沿用兩種I/O接口標準，分別是Intel/索尼/SK海力士/群聯(lián)/西數(shù)/美光主推的ONFi，去年12月發(fā)布的最新ONFi 4.1規(guī)范中，I/O接口速度最大1200MT/s(1.2Gbps)。
第二種標準是三星/東芝主推的Toggle DDR，I/O速度最高1.4Gbps。不過，大多數(shù)NAND供應商僅能供應1.0 Gbps或更低的I/O速度。
此次Xtacking技術與SK海力士的4D NAND其實有相似之處，只不過Xtacking技術是將外圍電路置于存儲單元之上，從而實現(xiàn)比傳統(tǒng)3D NAND更高的存儲密度。它是如何實現(xiàn)將I/O接口的速度提升到3Gbps，與DRAM DDR4 I/O速度相當?shù)哪?
據(jù)長江存儲CEO楊士寧博士介紹，Xtacking，可在一片晶圓上獨立加工負責數(shù)據(jù)I/O及記憶單元操作的外圍電路。存儲單元同樣也將在另一片晶圓上被獨立加工。當兩片晶圓各自完工后，Xtacking技術只需一個處理步驟就可通過數(shù)百萬根金屬VIA(Vertical Interconnect Accesses，垂直互聯(lián)通道)將二者鍵合接通電路，而且只增加了有限的成本。
官方稱，傳統(tǒng)3D NAND架構(gòu)中，外圍電路約占芯片面積的20~30%，降低了芯片的存儲密度。隨著3D NAND技術堆疊到128層甚至更高，外圍電路可能會占到芯片整體面積的50%以上。Xtacking技術將外圍電路置于存儲單元之上，從而實現(xiàn)比傳統(tǒng)3D NAND更高的存儲密度(長江存儲的64層密度僅比競品96層低10~20%)。
在NAND獲取到更高的I/O接口速度及更多的操作功能的同時，產(chǎn)品開發(fā)時間可縮短三個月，生產(chǎn)周期可縮短20%，從而大幅縮短3D NAND產(chǎn)品的上市時間。
長江存儲稱，已成功將Xtacking技術應用于其第二代3D NAND產(chǎn)品的開發(fā)。該產(chǎn)品預計于2019年進入量產(chǎn)，現(xiàn)場給出的最高工藝節(jié)點是14nm。
下載文檔
