Tensilica在90納米下對(duì)Synopsys和Cadence支持
Tensilica公司宣布增加了其自動(dòng)可配置處理器內(nèi)核的設(shè)計(jì)方法學(xué)以面對(duì)90納米工藝下普通集成電路設(shè)計(jì)的挑戰(zhàn)。這些增加支持Cadence公司和Synosys公司的工具的最新能力,包括自動(dòng)生成物理設(shè)計(jì)流程腳本,這些腳本可以大幅降低功耗,自動(dòng)輸入用戶定義的功耗結(jié)構(gòu)以及支持串繞分析。
“90納米設(shè)計(jì)代表了IC設(shè)計(jì)工程師所面臨的最重要的新挑戰(zhàn),”Tensilica公司市場(chǎng)副總裁Steve Roddy指出,“通過(guò)針對(duì)同級(jí)別最佳(best-in-class)的設(shè)計(jì)工具進(jìn)行的腳本開(kāi)發(fā)的自動(dòng)化,我們可以加速客戶設(shè)計(jì)的面市”。
迎接90納米的挑戰(zhàn)
90納米硅工藝的一個(gè)巨大挑戰(zhàn)是動(dòng)態(tài)功耗上升的非常顯著。為此,Tensilica公司利用Synopsys公司的Power Compiler™的低功耗優(yōu)化能力,同時(shí)在Xtensa LX內(nèi)核和所有設(shè)計(jì)者自定義的擴(kuò)展功能中自動(dòng)的插入精細(xì)度時(shí)鐘門(mén)控,從而降低動(dòng)態(tài)功耗。
另一個(gè)90納米硅工藝帶來(lái)的挑戰(zhàn)是電源軌(power rails)上大幅度的電壓降(IR drop)。新的自動(dòng)生成的Xtensa布線腳本可以自動(dòng)的將設(shè)計(jì)者自定義的功耗結(jié)構(gòu)輸入到布線工具中去。
互連線的寄生效應(yīng)是第三個(gè)90納米硅工藝的挑戰(zhàn)。決定所有深亞微米技術(shù)的信號(hào)延遲的互連線,受到布線寄生效應(yīng)的嚴(yán)重影響。所以,互連線模型的精確性是一個(gè)關(guān)鍵的輸入。新的可自動(dòng)生成的Xtensa 處理器布線腳本也可以自動(dòng)的將電氣參數(shù)從特定工具的工藝文件輸入到更好的寄生效應(yīng)模型中。
串繞的避免和時(shí)鐘歪斜/插入是90納米工藝下關(guān)鍵的設(shè)計(jì)要求。Tensilica公司的新腳本能夠自動(dòng)的支持Cadence公司用來(lái)做串繞分析的CeltIC工具。在Synopsys公司的Astro和Cadence公司SoC Encounter工具中的布圖布線工具中,Tensilica公司的新腳本通過(guò)使用“有用歪斜模式(useful skew modes)”來(lái)實(shí)現(xiàn)可達(dá)到的最大時(shí)鐘速率。
對(duì)新的Cadence和Synopsys工具的支持
Tensilica公司與Synopsys公司和Cadence公司密切合作以支持他們新一代90納米工藝下的設(shè)計(jì)工具。下表中Synopsys公司的 Galaxy™ Design Platform和Cadence公司的工具全部是Tensilica設(shè)計(jì)方法學(xué)支持的工具:
IC 設(shè)計(jì)步驟 |
工具支持 | ||
邏輯綜合 |
Synopsys Design Compiler®, Synopsys Power Compiler |
| |
物理實(shí)現(xiàn) |
Synopsys Physical Compiler®, Synopsys Astro, Cadence SOC Encounter, Cadence NanoRoute™ |
| |
寄生參數(shù)提取 |
Cadence Fire & Ice® QX |
| |
靜態(tài)時(shí)序分析(Timing sign off) |
Synopsys PrimeTime |
| |
信號(hào)完整性分析 |
Cadence CeltIC |
| |
可測(cè)性設(shè)計(jì) |
Synopsys DFT Compiler, Synopsys TetraMAX ® ATPG |
| |
Tensilica可以自動(dòng)生成Xtensa處理器內(nèi)核的綜合和實(shí)現(xiàn)腳本,這些腳本可以自動(dòng)的完成每個(gè)Xtensa V和Xtensa LX處理器內(nèi)核的配置。它們完全了解Xtensa的層級(jí)結(jié)構(gòu),支持全部設(shè)計(jì)者自定義的TIE(Tensilica指令擴(kuò)展)語(yǔ)言擴(kuò)展。
自動(dòng)化腳本甚至支持需要多個(gè)時(shí)鐘周期來(lái)執(zhí)行的定制指令。邏輯依賴(lài)性自動(dòng)被分組,從而在時(shí)序優(yōu)化時(shí),邏輯結(jié)構(gòu)可以被重組。Tensilica采用從底至上(bottoms-up)的方法,并在頂層采取多路徑(multiple passes)來(lái)生成腳本,這些過(guò)程不需要用戶額外的修改,然而高級(jí)SoC設(shè)計(jì)者可以自由的修改和擴(kuò)展這些腳本來(lái)滿足公司特定的物理設(shè)計(jì)規(guī)則要求或者目標(biāo)。
Cadence公司的Encounter工具協(xié)助Tensilica公司利用自動(dòng)生成的腳本改善了90納米的設(shè)計(jì)流程,增加了效率,” Cadence公司的負(fù)責(zé)Tensilica項(xiàng)目組的產(chǎn)品市場(chǎng)副總裁Eric Filseth說(shuō),“這將使我們雙方的客戶能夠更快更有效率的針對(duì)他們的應(yīng)用來(lái)優(yōu)化基于Xtensa的設(shè)計(jì)。”
“Tensilica認(rèn)識(shí)到并與Synopsys公司合作致力于90納米技術(shù)帶來(lái)的挑戰(zhàn),”Synopsys公司策略聯(lián)盟主管Lonne Fiance說(shuō),“將已被90納米技術(shù)驗(yàn)證了的Synopsys公司的Galaxy設(shè)計(jì)平臺(tái)與Tensilica公司的自動(dòng)生成的綜合和實(shí)現(xiàn)腳本相結(jié)合,為Tensilica公司的客戶提供了在前沿工藝下設(shè)計(jì)定制處理器的最快途徑?!?/SPAN>