新一代Synopsys Discovery VIP ，設計性能更卓越

-- Synopsys Discovery VIP加速和簡化了最復雜系統(tǒng)級芯片（SoC）設計的驗證工作。

-- Synopsys Discovery VIP為復雜的SoC提供更強大的性能、糾錯和覆蓋率管理功能，并易于使用和集成。

-- Synopsys Discovery VIP完全采用SystemVerilog寫成，包括對UVM、VMM和OVM的原生性支持，并與所有相關驗證環(huán)境兼容。

-- Synopsys Discovery VIP支持所有主流的仿真器。

-- Discovery VIP所附帶的協(xié)議分析器Protocol Analyzer使工程師能夠在設計中快速地理解和識別協(xié)議，并進行糾錯。

全球領先的電子器件和系統(tǒng)設計、驗證和制造軟件及知識產權（IP）供應商新思科技有限公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：推出基于全新VIPER架構的DiscoveryTM  系列驗證知識產權（Verification IP，簡稱VIP）。它完全采用SystemVerilog語言編寫，并對UVM、VMM和OVM方法學提供原生性支持；因此Discovery VIP為加快并簡化最復雜系統(tǒng)級芯片（SoC）設計的驗證工作提供了內在性能、易用性及可擴展性。Discovery VIP系列包括協(xié)議分析器Protocol Analyzer，即一個獨特的協(xié)議感知糾錯環(huán)境。Discovery VIP支持所有主流的仿真器，并提供超過其他商用VIP多達4倍的性能；其配置、覆蓋率和測試開發(fā)能力，可用于提高IP和SoC產能。下一代的VIPER架構在以協(xié)議為中心的驗證和SoC層驗證領域內為未來的創(chuàng)新奠定了基礎。

我們是Synopsys公司VIP產品的多年用戶，對其質量、性能、功能和能力非常滿意，”Cavium 有限公司負責網(wǎng)絡及通信事業(yè)部IC工程的副總裁Bruce Fishbein表示：“由于我們的設計和我們的驗證環(huán)境的復雜程度達到新高度，Discovery VIP架構所帶來的愿景和發(fā)展藍圖將使我們能夠應對SoC 驗證的下一波挑戰(zhàn)。”

隨著領先的SoC設計中都包含了更復雜的各種協(xié)議，VIP已經成為驗證環(huán)境的一個重要組成部分，并使工程師能夠在緊張的項目進度中達到他們的覆蓋率目標。VIP提供各種芯片上和芯片外的功能模型，如ARM® AMBA®、PCI Express、USB、MIPI、HDMI 和以太網(wǎng)等。驗證工程師使用這些模型在流片前來測試所有的SoC接口，使他們能夠驗證一個接口是否符合所公布的標準。

百分百的SystemVerilog語言，帶有原生的UVM、VMM和OVM支持

不同于其他商用化的VIP，Discovery VIP完全采用SystemVerilog語言編寫，在一個采用了另一種不同語言的原始實現(xiàn)周圍，也無須任何的封裝或者方法學擴展。Discovery VIP采用了原生地支持通用驗證方法學（UVM，Universal Verification Methodology）、驗證方法學手冊（VMM，Verification Methodology Manual）和開放式驗證方法學（OVM，Open Verification Methodology）的架構，而不需要方法學級別的互操作性封裝、或者在外層之下的翻譯及重新映射。這不僅消除了不必要的性能開銷，而且還提供了其他內在性好處。這些好處包括在所有主流仿真器之間的可移植性和在SoC環(huán)境中方便地集成，同時還有VIP糾錯、覆蓋率規(guī)劃和管理的能力和功能。

“為了響應對更高性能和功率效率的需求，我們現(xiàn)看到行業(yè)中廣泛而快速地采用AMBA 4 AXI4™和ACE™協(xié)議，以支持可持續(xù)不斷的、多樣化的、以及多處理器SoC芯片，”ARM公司處理器部戰(zhàn)略營銷經理William Orme表示：“我們支持Synopsys針對AMBA4 AXI4和ACE協(xié)議所做的驗證IP開發(fā)，并已經為一致性和互操作性測試提供了參考模型。我們期待繼續(xù)與Synopsys緊密合作以滿足我們共同客戶的需求。”

借助Protocol Analyzer進行高效、協(xié)議感知糾錯

隨著協(xié)議復雜度的日益增加，糾錯已經成為當前功能驗證中最困難且耗費時日的部分。Discovery VIP系列中擁有的Synopsys協(xié)議分析器Protocol  Analyzer提供了以協(xié)議為中心的糾錯和智能可視化。這些特殊的功能讓工程師們能夠快速了解協(xié)議活動、識別瓶頸所在、并去除不符合預期的行為。

VIPER架構

Discovery VIP系列基于Synopsys全新的VIPER架構，該架構已經從最根本開始就進行了全面的打造，目標是增強的VIP性能、可配置性、可移植性、糾錯、覆蓋率和一致性管理及可擴展性、以及可擴展能力。大量VIPER的功能和協(xié)議正確性校驗來源于采用SystemVerilog語言的一種分層化的協(xié)議架構，它采用了所有方法學的最佳實踐，包括UVM、VMM和OVM。其所有圖層都可見，因此提供了完整的協(xié)議驗證控制能力。驗證工程師既能夠如其驗證計劃要求的那樣工作在最高的一層，也能夠在最底層植入錯誤進行自我檢查。

VIPER架構提供了追蹤以協(xié)議為中心的仿真信息的能力，以提供帶有時間軸同步到RTL波形的協(xié)議級分析視圖和其他視圖。該架構能夠完全被配置到特定的協(xié)議配置上，并包括諸如從預先定義序列中修剪不適用的運行時間配置等多種功能。VIPER架構也是高度可擴展的，可容納被測器件（DUT）額外的、獨有的功能，如植入錯誤模式、覆蓋率采樣和其他功能。

“協(xié)議驗證已經成為SoC驗證的一個至關重要的部分，對產品的成本及上市時間有著重要的意義，”新思科技高級副總裁兼驗證業(yè)務部總經理Manoj Gandhi表示：“Synopsys已經看到對下一代驗證IP的需求，用以提升糾錯、性能及SoC集成的易用性。我們發(fā)布的新一代VIP架構，對業(yè)界應對不斷增加的SoC驗證挑戰(zhàn)至關重要。”