采用Cadence數(shù)字技和和SMIC 40nm生產(chǎn)工藝IC設(shè)計(jì)參考流程

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè) Cadence 設(shè)計(jì)系統(tǒng)公司 （NASDAQ: CDNS）近日宣布，全球領(lǐng)先的晶圓廠之一中國中芯國際集成電路制造有限公司（SMIC）推出一款采用 Cadence Encounter 數(shù)字技術(shù)和 SMIC 40納米生產(chǎn)工藝的低功耗、高端工藝節(jié)點(diǎn) IC 設(shè)計(jì)參考流程。該參考流程為設(shè)計(jì)團(tuán)隊(duì)進(jìn)行復(fù)雜 SoC 設(shè)計(jì)提供了一個(gè)可預(yù)測(cè)的快速解決方案，可應(yīng)用于類型廣泛的低功耗產(chǎn)品，包括諸如平板電腦和智能手機(jī)等最新消費(fèi)電子產(chǎn)品。

SMIC-Cadence 流程通過高端電源管理功能實(shí)現(xiàn)設(shè)計(jì)自動(dòng)化。這種已通過實(shí)際生產(chǎn)驗(yàn)證的設(shè)計(jì)方法全面貫穿于整個(gè) Cadence RTL 到 GDSII 的流程，涵蓋 Encounter RTL Compiler、Encounter Conformal Low Power、Encounter Digital Implementation System、Encounter Timing System、Encounter Power System、Cadence QRC、 Cadence CMP Predictor 和 Cadence Physical Verification System 多種設(shè)計(jì)工具。

“我們與 Cadence 密切合作開發(fā)參考流程，幫助我們的客戶加快其差異化的低功耗、高性能芯片的設(shè)計(jì)，” SMIC 設(shè)計(jì)服務(wù)部副總裁湯天申表示，“通過將此具有互操作性、低功耗、基于通用功耗格式（CPF）的流程應(yīng)用于從 RTL 到 GDSII 全程，設(shè)計(jì)團(tuán)隊(duì)可以達(dá)到40納米低功耗高端節(jié)點(diǎn)設(shè)計(jì)更快的量產(chǎn)化。”

“Cadence 與 SMIC 合作幫助共同的客戶從全套數(shù)字設(shè)計(jì)技術(shù)中獲益，這些技術(shù)包括時(shí)序與信號(hào)完整性簽核的展平式低功耗實(shí)現(xiàn)流程、低功耗物理綜合、閉環(huán)低功耗驗(yàn)證與物理驗(yàn)證，”Cadence 戰(zhàn)略聯(lián)盟部總監(jiān) John Murphy 說，“使用這種可靠的流程以及 SMIC 40納米生產(chǎn)工藝，客戶可以用差異化的方法進(jìn)行低功耗設(shè)計(jì)，使其更快地將低功耗的產(chǎn)品打入市場(chǎng)。”