Cadence物理驗證系統(tǒng)符合臺積電28nm, 20nm的工藝要求

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（納斯達(dá)克： CDNS），日前宣布臺積電已授予Cadence Physical Verification System（PVS）28納米設(shè)計簽收認(rèn)可，并完成臺積電20納米工藝第一階段認(rèn)證。

設(shè)計工程師可從臺積電直接申請PVS20納米工藝文件用于早期的設(shè)計探索，并可通過訪問臺積電在線下載28納米工藝簽收文件。

Cadence PVS支持應(yīng)用創(chuàng)新圖形技術(shù)的20納米工藝。專用PVS工具提高了彩色環(huán)路檢測精度，降低了錯誤誤報并提供直觀報錯。Cadence技術(shù)也確保掩膜分解的可能性。

Cadence PVS與Cadence Virtuoso custom和Encounter digital implementation 平臺集成，以幫助設(shè)計工程師在實現(xiàn)階段的早期發(fā)現(xiàn)并修正錯誤。與Virtuoso的集成包括實時、設(shè)計中的設(shè)計規(guī)則檢查（DRC）驗證；實時20納米DPT彩色環(huán)路檢測；以及增量DRC校正與驗證。

“我們與臺積電的合作有助于確保設(shè)計團隊擁有SoC設(shè)計與制造的先進(jìn)實現(xiàn)與簽收工藝，”Cadence硅實現(xiàn)部門研發(fā)高級副總裁Chi-Ping Hsu表示， “臺積電對Cadence PVS在28納米工節(jié)點的認(rèn)可和20納米早期認(rèn)證標(biāo)志著重大的共同承諾，那就是為當(dāng)今復(fù)雜的混合信號系統(tǒng)級芯片提供收斂驗證能力。”

“PVS成功完成臺積電的28納米設(shè)計簽收工藝認(rèn)可流程，”臺積電設(shè)計架構(gòu)市場部資深總監(jiān)Suk Lee表示，“我們與Cadence密切合作以取得這些成果，包括20納米先進(jìn)工藝的技術(shù)協(xié)作。”