[導(dǎo)讀]隨著FPGA接口的速度提高，高速接口的測試、PCB板級的測試、EMI/EMC的測試等，這些測試的難度會越來越突出。目前FPGA所需的嵌入式邏輯分析工具一般由FPGA廠家自行提供，但無法滿足通用性要求;而外部測試工具除提供更好
隨著FPGA接口的速度提高，高速接口的測試、PCB板級的測試、EMI/EMC的測試等，這些測試的難度會越來越突出。
目前FPGA所需的嵌入式邏輯分析工具一般由FPGA廠家自行提供，但無法滿足通用性要求;而外部測試工具除提供更好的通用性外，也可以把FPGA內(nèi)部信號與實(shí)際電路聯(lián)合起來觀察系統(tǒng)真實(shí)運(yùn)行的情況。我們希望在這方面可以突破傳統(tǒng)，有所創(chuàng)新，給客戶更大的自由度。
在FPGA的測試中，高速信號的信號完整性和時鐘抖動分析是一項挑戰(zhàn)。目前我們的IO還沒有增加高速serdes接口，但是在我們未來的產(chǎn)品上會增加serdes和IO接口的特性，使測試變得更加容易。
為實(shí)現(xiàn)FPGA的自動化測試還需要提高軟件可控性和靈活性，可以使設(shè)計人員、測試人員沒有太多的顧慮。目前我們用debugware來實(shí)現(xiàn)芯片內(nèi)部信號的探測，相對其他廠商的工具，debugware會更加貼近工程師的習(xí)慣，操作更加簡單。
下載文檔
