從28納米到3D堆疊，FPGA身價突然翻漲，不再是過去那個扮演配角的被支配角色，反而由于其功能大躍進、重要性大增，目前在許多應用中，已經(jīng)逐漸成為支配系統(tǒng)運作的主角。而現(xiàn)階段FPGA的三大發(fā)展方向：28納米、3D堆疊，以及SoC系統(tǒng)化，也成為FPGA制霸市場的決勝關鍵。
FPGA從配角變主角
FPGA市場對于28納米的爭霸，已經(jīng)從幾年前的藍圖布局，到產(chǎn)品試制，到目前已正式量產(chǎn)，也宣告FPGA真正走入了28納米制程的新階段。主要廠商包括Altera、Xilinx、Lattice等，紛紛端出28納米FPGA大餐喂飽市場那張饑渴的大嘴。28納米與FPGA劃上等號，只要擁有28納米產(chǎn)品，就象征了該廠家所擁有的技術實力與研發(fā)創(chuàng)新，而端不出這道菜，似乎在市場競爭中，就少了能抓住客戶胃口，以及能與對手抗衡的利器。
先來看看28納米制程的FPGA到底好在哪里里，重要性又是什么。FPGA走入28納米制程之后，不僅功能與整合度能超越傳統(tǒng)FPGA，最重要的是，產(chǎn)品性價比也進一步逼近ASSP與ASIC。這意義在于，過去FPGA在系統(tǒng)中的定位，主要是協(xié)助ASIC、ASSP等核心處理器來處理數(shù)據(jù)、提供I/O擴充等功能，其定位是『配角』;但走入28納米制程之后，F(xiàn)PGA可突破以往功耗過高的問題，成為高性能、低功耗以及小尺寸的代名詞。
再加上FPGA業(yè)者不斷提升IP及開發(fā)工具的支持能力，使FPGA在系統(tǒng)中的角色越來越重要，近年來更直接從配角，升等為『主角』，例如近來時常聽到的SoC FPGA就是一個例子，F(xiàn)PGA就是完整系統(tǒng)，這也讓FPGA將取代ASIC與ASSP成為一個熱門話題，并持續(xù)在市場上發(fā)酵。
事實上，由于電路結構較為單純，F(xiàn)PGA一直都是率先采用先進制程的半導體元件，這也就是FPGA一直能有制程技術突破的主因。而采用更新的制程技術，也讓FPGA的功能不斷強化?；仡橣PGA從1990年代取代膠合邏輯(Glue Logic)元件、2000年代試圖取代ASIC、DSP等元件，到現(xiàn)在2010年代，正式跨入28納米世代，其高度整合性讓FPGA一舉跨越既有的微處理器市場，將觸角伸入到高效能運算、儲存、汽車、工業(yè)控制等更廣泛的應用領域。
28納米讓FPGA如虎添翼
依據(jù)市調公司的研究數(shù)據(jù)來看，ASIC的確受到FPGA的沈重壓力。Gartner分析，受全球金融風暴影響，2009年起FPGA取代ASIC的趨勢更為明顯，兩者采用比重已經(jīng)達到30：1。由于成本因素，許多公司紛紛延后甚至取消ASIC的設計案。
由于FPGA提供了成本優(yōu)勢，加上不斷在制程與功能上精進，讓開發(fā)者更樂于采用FPGA。傳統(tǒng)的FPGA優(yōu)勢不外乎可編程、快速上市與低開發(fā)成本，這對于沒有高量產(chǎn)需求且產(chǎn)品規(guī)格特殊的應用市場相當受歡迎，讓業(yè)者免去開發(fā)ASIC的高成本，同時提供ASSP所缺少的差異化。這讓包括軍事、工業(yè)和網(wǎng)通等產(chǎn)業(yè)，成為FPGA的主力市場。
但過去FPGA因耗電與成本過高，難以打入功耗敏感與成本敏感兩大敏感市場，無法大量生產(chǎn)。但隨著制程不斷升級，加上業(yè)者推出低價化和超低功耗產(chǎn)品后，讓FPGA擺脫瓶頸，直闖高量產(chǎn)市場。
只不過，這意味著ASIC被宣判死刑，而FPGA從此可以躺著賺嗎?倒也未必。盡管FPGA在功耗方面有所進步，但比起ASIC仍嫌不足，特別是在動態(tài)與靜態(tài)電源管理、及漏電等問題。此外，在高量產(chǎn)市場，短期內FPGA仍難敵ASIC既有的成本優(yōu)勢。
專家就曾表示，ASIC的開發(fā)成本并不如外界所想的高，加上晶圓技術不斷進步，目前芯片設計成本已越來越低。且系統(tǒng)的開發(fā)，也不單只是成本考量，性能優(yōu)化、使用體驗與商業(yè)模式等，也都是關鍵。ASIC雖后有FPGA追趕，但成長動能并沒有消失。
因此，從28納米開始的FPGA趨勢，應該說，28納米FPGA把晶體管密度增加，更提升了電耗控制與設計彈性，此對ASIC和ASSP的威脅將更大，然而說會從此取代ASIC仍言之過早，畢竟28納米FPGA是否真能對市場產(chǎn)生決定性影響，還有待時間觀察。而這段時間，ASIC也將持續(xù)精進。因此這場戰(zhàn)爭并非結束，其實反倒可以期待一場新局面的開始。
3D堆疊打造異質系統(tǒng)
3D IC技術在市場上醞釀已久，卻遲遲停留在只聞樓梯響，不見人下來的階段。然而，3D堆疊架構對于芯片間的異質性整合，其實扮演著十分重要的角色，特別是極力打造SoC芯片的半導體設計商們。而3D堆疊的芯片整合方式，將在FPGA上率先實現(xiàn)。
目前FPGA大廠Xilinx在其高階元件上，已經(jīng)開始采用3D堆疊架構，這也是全球首款異質的3D FPGA芯片，主要技術基礎是透過SSI(堆疊芯片互聯(lián))，將 FPGA與收發(fā)器進行整合，這同時也是一種創(chuàng)新。Xilinx未來更多的FPGA產(chǎn)品，包括最新的ZYNQ平臺，都會采用3D堆疊的方式來設計。
Xilinx指出，盡管一般人認為3D堆疊的方式會增加封裝方面的成本，然而就良率的角度來看，同樣面積的芯片上，有相同數(shù)量的邏輯閘，若采用單一塊芯片，對比切割成更小的區(qū)塊，透過立體堆疊方式制作的3D芯片，則采用3D堆疊的方式，將會有更高的良率。
主要的原因在于，芯片上邏輯閘的數(shù)量越多，芯片的良率相對將會較難提高。以同樣面積的芯片來看，若將芯片切割成更小單位芯片，每單位的邏輯閘數(shù)目相對減少，更可以提高每個單位芯片的良率。將這些良率更高的芯片，透過3D堆疊的方式整合在一起，堆疊后邏輯閘的數(shù)量是一樣的，也就是運算效能相同。而由于每單位芯片邏輯閘數(shù)目更少，生產(chǎn)過程良率高，無形中成本將會更為降低。
此外，Altera亞太區(qū)工業(yè)市場開發(fā)經(jīng)理江允貴也認為，采用3D堆疊，還有更多好處。透過平面的線路傳輸訊號，會花費更久的時間。如果采用垂直方式來傳遞訊號，速度將會更快。3D堆疊主要是讓單位芯片面積更小化，再采用堆疊方式來提高邏輯閘密度。透過垂直的金屬互聯(lián)層傳遞訊號，等于面對面這樣的迅速，這對于FPGA的處理效能將會大大的提升。3D堆疊將非常適合低密度、多IO、小包裝的FPGA系統(tǒng)設計。
3D堆疊，無疑將成為FPGA未來征服市場的一大利器。特別是未來FPGA將朝向SoC方向發(fā)展，透過3D立體堆疊，讓FPGA的整合之路將更為順遂。
下載文檔
