賽靈思：從器件領(lǐng)先一代到方案領(lǐng)先一代

隨著FPGA步入28nm行列，不僅加速取代ASIC和ASSP，而且通過更多的集成與融合，打通了系統(tǒng)的“關(guān)節(jié)”。FPGA巨頭賽靈思(Xilinx)的All Programmable FPGA、3D IC和SoC在28nm節(jié)點(diǎn)達(dá)到一個(gè)臨界閾值，這個(gè)閾值標(biāo)志著配備合適的IP和軟件，F(xiàn)PGA無論從規(guī)模還是速度方面均已經(jīng)成為系統(tǒng)的核心。歷史賦予FPGA這一“重任”，也需要FPGA更加“智能化”。順應(yīng)這一趨勢，賽靈思正在從一家FPGA廠商全力轉(zhuǎn)型為Smarter Solution(智能系統(tǒng)解決方案)供應(yīng)商。

Smarter Solution在行動(dòng)

賽靈思近期推出的Smarter Network和Smarter Vision正是這一轉(zhuǎn)型之作的代表。

隨著市場發(fā)展和技術(shù)進(jìn)步，下一代更智能網(wǎng)絡(luò)和數(shù)據(jù)中心需要更智能化、靈活性和自適應(yīng)性，ASIC和ASSP難以應(yīng)對(duì)高度細(xì)分、快速發(fā)展變化的網(wǎng)絡(luò)和數(shù)據(jù)中心標(biāo)準(zhǔn)以及應(yīng)用需求。賽靈思新一代更智能(Smarter) 網(wǎng)絡(luò)和數(shù)據(jù)中心解決方案可使客戶通過快速組裝All Programmable器件與SmartCORE IP的這一獨(dú)特組合，添加更智能、自適應(yīng)的算法與功能的 “秘制配方”，從而實(shí)現(xiàn)產(chǎn)品差異化。為打造SmartCORE IP系列，賽靈思進(jìn)行了一系列密集的收購，包括：Omiino、ModelWare、Sarance、Modesat。這些收購的IP加上內(nèi)部開發(fā)的IP，使賽靈思能夠?yàn)榫W(wǎng)絡(luò)、通信和數(shù)據(jù)中心客戶設(shè)計(jì)Smarter Systems。

上述解決方案致力于幫助客戶快速創(chuàng)建智能的、以架構(gòu)為中心的數(shù)據(jù)中心和軟件定義無線電網(wǎng)絡(luò)(SDN)、LTE和LTE Advanced無線HetNets多帶自組織網(wǎng)絡(luò)(SON)，以及400G和Nx100G OTN解決方案。在過去兩年多以來，賽靈思與相關(guān)客戶開展通力合作，有關(guān)產(chǎn)品已在多種不同應(yīng)用中取代了200多種ASIC和ASSP方案。

在Smarter Vision方面，雖然應(yīng)用已足以讓人稱奇，但其潛力還尚待挖掘。有預(yù)測在10年時(shí)間里，從汽車到工廠自動(dòng)化、醫(yī)療、監(jiān)控、消費(fèi)類、航空航天等絕大多數(shù)電子系統(tǒng)都將包含Smarter Vision技術(shù)，這就需要一個(gè)極為靈活的處理平臺(tái)、豐富的資源組合以及可靠的生態(tài)系統(tǒng)，基于賽靈思All Programmable的 Smarter Vision解決方案正在引領(lǐng)這場變革創(chuàng)新。其Zynq-7000 All Programmable SoC相對(duì)于以GPU和DSP為中心的SoC而言，其主要優(yōu)勢就是具有可編程性和高性能。ARM處理系統(tǒng)具有軟件可編程性，F(xiàn)PGA邏輯可通過HDL或C++編程，甚至I/O也是全面可編程的。這樣客戶就能創(chuàng)建出適合其特定應(yīng)用極高性能的Smarter Vision系統(tǒng)，并讓其系統(tǒng)從競爭產(chǎn)品中脫穎而出。

以此為契機(jī)，賽靈思又推出了一款由Vivado HLS、最新IP Integrator工具、OpenCV庫、SmartCORE IP和開發(fā)套件組成的穩(wěn)健可靠的開發(fā)環(huán)境，進(jìn)一步完善了Zynq-7000 All Programmable SoC。借助這些Smarter Vision技術(shù)，客戶可以立即啟動(dòng)他們的新設(shè)計(jì)，以更快的速度推出效率和系統(tǒng)性能更高、系統(tǒng)功耗和材料清單成本更低的創(chuàng)新產(chǎn)品。

從最近賽靈思提供用于廣播的Smarter Vision參考設(shè)計(jì)平臺(tái)即可看出，賽靈思在Smarter Vision正邁向新的進(jìn)程。一系列All Programmable器件的廣播參考設(shè)計(jì)和SmartCORE IP可滿足對(duì)更高系統(tǒng)存儲(chǔ)器帶寬、更高多通道視頻性能以及更低功耗的需求，可簡化全套廣播音頻視頻解決方案的開發(fā)，這也將開啟整個(gè)廣播市場的創(chuàng)新之門。

工具至關(guān)重要

而要充分發(fā)揮賽靈思芯片器件的全部功能，需要更先進(jìn)的工具，因?yàn)樗鼈兊募冃酒δ芤呀?jīng)涉及到復(fù)雜ASSP和ASIC器件的范疇。因此，這些28nm器件需要借助新的工具來充分發(fā)揮它們的功能。這就是賽靈思為何要用數(shù)百名員工歷時(shí)4年時(shí)間來開發(fā)Vivado設(shè)計(jì)套件的原因。

賽靈思Vivado設(shè)計(jì)套件不僅可支持大型設(shè)計(jì)的開發(fā)，同時(shí)還能把生產(chǎn)力提升4倍，以便將此類大型設(shè)計(jì)迅速投產(chǎn)。Vivado平臺(tái)提供的眾多強(qiáng)大支持包括支持系統(tǒng)級(jí)的抽象、基于模型的編程、基于行為的編程以及IP提取和復(fù)用，通過增加自動(dòng)化抽象所有硬件，這是為完全可編程器件提供的一種完全可編程的抽象。

雖然Vivado設(shè)計(jì)套件表現(xiàn)已相當(dāng)搶眼，但賽靈思還在”精益求解”。此外，Vivado設(shè)計(jì)套件的最新版本在生產(chǎn)力方面進(jìn)行了兩大改進(jìn)。Vivado設(shè)計(jì)套件2013.1版本新增了一款以IP為中心的設(shè)計(jì)環(huán)境，用以加速系統(tǒng)集成;而其提供的一套完整數(shù)據(jù)庫，則可加速C/C++系統(tǒng)級(jí)設(shè)計(jì)和高層次綜合(HLS)。

經(jīng)過不斷地“添磚加瓦”，賽靈思的SmartCore IP產(chǎn)品系列能充分滿足各種不同細(xì)分市場對(duì)于高級(jí)智能解決方案系統(tǒng)的必要要求，同時(shí)，Vivado設(shè)計(jì)套件也在“與時(shí)俱進(jìn)”。針對(duì)最新的Smarter Vision解決方案，Vivado引入OpenCV這一開源的程序庫的支持，以提供更強(qiáng)大的架構(gòu)級(jí)處理并提供像素處理接口和信號(hào)分析的基本功能?？蛻裟芡ㄟ^使用賽靈思新推出的IP Integrator工具在其設(shè)計(jì)中快速實(shí)現(xiàn)SmartCORE IP組合的內(nèi)核以及OpenCV庫的算法。

有了Vivado設(shè)計(jì)套件的“護(hù)法”，賽靈思的Smarter Solution也不斷在行業(yè)中烙下一個(gè)個(gè)成功的印跡，成就其從器件領(lǐng)先一代到方案領(lǐng)先一代的輝煌。