臺(tái)積電擴(kuò)大與Cadence定制設(shè)計(jì)平臺(tái)的合作

臺(tái)積電創(chuàng)建和交付本質(zhì)為基于SKILL語言的設(shè)計(jì)套件(PDKs)，為客戶提供最佳的用戶體驗(yàn)和最高水準(zhǔn)的精確度。

世界領(lǐng)先的晶圓代工廠部署Virtuoso平臺(tái)用于先進(jìn)節(jié)點(diǎn)的定制設(shè)計(jì)需要， 涵蓋16納米FinFET設(shè)計(jì)。

主要工具包括Virtuoso Schematic Editor、Analog Design Environment、Virtuoso LayoutSuite XL和先進(jìn)的GXL技術(shù)。

Cadence設(shè)計(jì)系統(tǒng)公司近日宣布，臺(tái)積電已與Cadence在Virtuoso定制和模擬設(shè)計(jì)平臺(tái)擴(kuò)大合作以設(shè)計(jì)和驗(yàn)證其尖端IP。此外，臺(tái)積電還將擴(kuò)展其純正以本質(zhì)為基于SKILL語言的的工藝流程設(shè)計(jì)套件(PDKs)產(chǎn)品至16納米，創(chuàng)建并交付全面合格并高品質(zhì)的本質(zhì)為基于SKILL語言的的PDKs，可實(shí)現(xiàn)Virtuoso平臺(tái)所有的頂尖功能。為充分發(fā)揮最大性能和高品質(zhì)成果，新PDKs可驅(qū)動(dòng)Virtuoso 12.1平臺(tái)中的尖端特性，例如自動(dòng)對(duì)齊、在鄰接過程中自動(dòng)處理復(fù)雜的規(guī)則、鏈接器件、支持色彩感知版圖設(shè)計(jì)和先進(jìn)布線。

“我們將繼續(xù)加大投資升級(jí)Virtuoso平臺(tái)以解決與日俱增的設(shè)計(jì)挑戰(zhàn)。我們與臺(tái)積電和客戶緊密協(xié)作以加強(qiáng)和實(shí)現(xiàn)高級(jí)節(jié)點(diǎn)和主流設(shè)計(jì)的要求，”Cadence硅實(shí)現(xiàn)集團(tuán)研發(fā)高級(jí)副總栽徐季平博士表示。“本質(zhì)為基于SKILL語言的為基礎(chǔ)的PDKs就是驅(qū)動(dòng)Virtuoso方法發(fā)揮完全潛力的關(guān)鍵。”

“我們與Cadence在Virtuoso平臺(tái)有著長(zhǎng)期的合作，”臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)市場(chǎng)部高級(jí)總監(jiān)Suk Lee表示。“本質(zhì)為基于SKILL語言的PDK開發(fā)延伸至16納米使我們能夠滿足客戶在先進(jìn)技術(shù)定制設(shè)計(jì)方面的需求。”