Synopsys的IC Compiler II通過(guò)TSMC12nm制程工藝認(rèn)證

 新思科技日前宣布：TSMC認(rèn)證Synopsys Galaxy™ Design Platform中的全套產(chǎn)品都適用于大部分當(dāng)前版本的12nm FinFET制程工藝。這個(gè)12nm認(rèn)證包含非常多的設(shè)計(jì)附屬功能，包括適合最新FinFET制程的繞線規(guī)則、物理驗(yàn)證runset、準(zhǔn)確簽收提取技術(shù)文件、SPICE相關(guān)時(shí)序和可互操作制程設(shè)計(jì)工具包(iPDK)。Synopsys Custom Compiler™設(shè)計(jì)解決方案通過(guò)iPDK實(shí)現(xiàn)。

為了加速訪問(wèn)這個(gè)節(jié)能的高密度制程，IC Compiler™ II布局繞線系統(tǒng)支持與16FFC IP共存的新的標(biāo)準(zhǔn)元件架構(gòu)。兩家企業(yè)近期合作實(shí)現(xiàn)了IC Compiler II核心布局引擎的增強(qiáng)，確保了最大的利用率，同時(shí)盡量減小布局碎片化和元件移位。適合12nm的iPDK允許設(shè)計(jì)人員使用Custom Compiler的版圖協(xié)助功能縮短創(chuàng)建FinFET版圖所用的時(shí)間。

TSMC設(shè)計(jì)架構(gòu)營(yíng)銷部資深總監(jiān)Suk Lee表示：“這個(gè)節(jié)能的高密度節(jié)點(diǎn)為客戶提供了大量機(jī)會(huì)，允許他們交付高度差異化的產(chǎn)品。我們與Synopsys的持續(xù)合作將幫助加快設(shè)計(jì)人員熟悉12nm制程工藝。”

Synopsys設(shè)計(jì)部產(chǎn)品營(yíng)銷副總裁Bijan Kiani表示：“Synopsys與TSMC的長(zhǎng)期合作仍然是加速新的工藝制程節(jié)點(diǎn)的普遍應(yīng)用。由于Galaxy Design Platform通過(guò)了12nm節(jié)點(diǎn)認(rèn)證，我們共同的客戶能夠縮短開發(fā)時(shí)間和上市時(shí)間。”

亮點(diǎn)：

· IC Compiler II布局繞線和IC Validator物理簽收完全支持12nm物理實(shí)現(xiàn)流程

· IC Compiler II支持最近開發(fā)的面積優(yōu)化技術(shù)，包括的新標(biāo)準(zhǔn)元件結(jié)構(gòu)

· Custom Compiler可以用于TSMC12nm工藝制程，且立即提供制程設(shè)計(jì)工具包(PDK)