臺積電領(lǐng)先優(yōu)勢受威脅?三星完成5nm工藝開發(fā)
4月16日,三星電子宣布其基于EUV的5 nm FinFET工藝技術(shù)已完成開發(fā),現(xiàn)已可以為客戶提供樣品。
與7nm相比,三星的5nm FinFET工藝技術(shù)將邏輯區(qū)域效率提高了25%,功耗降低了20%,性能提高了10%,從而獲得更多創(chuàng)新的標準單元架構(gòu)。與7nm LPP一樣,三星的5nm制程在光刻中使用了EUV技術(shù),并減少了掩模層,同時提供更好的保真度。
三星表示,5nm的另一個主要優(yōu)點是可以將所有7nm專利應(yīng)用到5nm。因此,7nm客戶過渡到5nm將極大的降低成本,預(yù)先驗證的設(shè)計生態(tài)系統(tǒng),能夠縮短他們5nm產(chǎn)品的開發(fā)時間。
三星電子晶圓代工業(yè)務(wù)的執(zhí)行副總裁Charlie Bae 表示:“成功完成5nm開發(fā),我們已經(jīng)證明了我們在基于EUV的節(jié)點中的能力。為響應(yīng)客戶對先進工藝技術(shù)不斷增長的需求,以區(qū)分其下一代產(chǎn)品,我們繼續(xù)致力于加速基于EUV技術(shù)的批量生產(chǎn)。”
2018年10月,三星宣布準備并初步生產(chǎn)7nm工藝,這是其首個采用EUV光刻技術(shù)的工藝節(jié)點。該公司已提供業(yè)界首批基于EUV的新產(chǎn)品的商業(yè)樣品,并于今年初開始量產(chǎn)7nm工藝。
此外,三星正在與6nm的客戶合作,這是一個定制的基于EUV的工藝節(jié)點,并且已經(jīng)收到了其首款6nm芯片的流片產(chǎn)品。
Charlie Bae還指:“考慮到包括PPA(功率性能區(qū)域)和IP在內(nèi)的各種好處,三星基于EUV的先進節(jié)點預(yù)計將對5G、人工智能、高性能計算(HPC)等新型創(chuàng)新應(yīng)用有很高的需求,利用我們強大的技術(shù)競爭力,包括我們在EUV光刻技術(shù)方面的領(lǐng)導(dǎo)地位,三星將繼續(xù)為客戶提供最先進的技術(shù)和解決方案。”
三星代工廠基于EUV的工藝技術(shù)目前正在韓國華城的S3生產(chǎn)線上生產(chǎn)。此外,三星將把其EUV產(chǎn)能擴大到華城的新EUV生產(chǎn)線,該生產(chǎn)線預(yù)計將在2019年下半年完成,并從明年開始增產(chǎn)。
值得一提的是,三星在10nm節(jié)點以下的唯一對手臺積電在本月初已經(jīng)宣布,其5nm工藝順利進入試產(chǎn)階段,相比之下三星的腳步還是慢了一拍,但是俗話說好飯不怕晚,二者之間孰好孰壞還需要等到量產(chǎn)之后才能見真章了。